

特性

- 频率带宽: 315/433/470/868/915MHz
- FSK/GFSK 调制
- 支持 3 线或 4 线 SPI 接口
- 输入电压范围宽: 1.9V~3.6V
- 可编程数据速率: 2Kbps~250Kbps
- 可编程 TX 输出功率: 高达 13dBm
- 低电流损耗
 - ◆ Deep Sleep 模式电流 0.4 μ A, 支持数据保存
 - ◆ RX 电流损耗 (AGC 开启 & 低数据速率) @ 433.92MHz: 4.2mA
 - ◆ RX 电流损耗 (AGC 开启 & 低数据速率) @ 868.3MHz: 5.5mA
 - ◆ TX 电流损耗 @ 433.92MHz: 22mA @ 10dBm P_{OUT}
 - ◆ TX 电流损耗 @ 868.3MHz: 24mA @ 10dBm P_{OUT}
- 高 RX 灵敏度 (433.92MHz)
 - ◆ -120dBm @ 2Kbps 无线数据速率
 - ◆ -110dBm @ 50Kbps 无线数据速率
 - ◆ -103dBm @ 250Kbps 无线数据速率
- 高 RX 灵敏度 (868.3MHz)
 - ◆ -119dBm @ 2Kbps 无线数据速率
 - ◆ -109dBm @ 50Kbps 无线数据速率
 - ◆ -103dBm @ 250Kbps 无线数据速率
- 片上 VCO 以及带内置回路滤波器的小数 N 分频合成器
- 支持低成本 16MHz 晶振, 内置负载电容
- 可编程数字通道滤波器, 实现各种数据速率条件下最佳性能
- AGC (自动增益控制) 功能实现宽输入范围, 高达 +10dBm
- AFC (自动频率补偿) 功能用于补偿晶振老化造成的频漂
- 片上低功率 RC 振荡器用于 WOR (从 RX 唤醒) 和 WOT (从 TX 唤醒) 功能
- 物理 TX/RX FIFO 缓冲器: TX 64 字节, RX 64 字节
- Simple FIFO/Block FIFO/Extend FIFO (高达 255 字节)/Infinite FIFO 模式
- 可编程载波检测阈值
- FIFO 模式和 Direct 模式支持帧同步识别
- 数据包处理
 - ◆ FEC (正向纠错)
 - ◆ 数据白化
 - ◆ 曼彻斯特编码
 - ◆ CRC-16 校验
- ATR (自动发送 / 接收)
 - ◆ 自动重发
 - ◆ 自动应答
 - ◆ WOT + 自动重发
 - ◆ WOR + 自动应答
- 数据包过滤
 - ◆ CRC 过滤
 - ◆ 地址过滤
- 封装类型: 24-pin QFN (3mm×3mm)

概述


BC3602 为高性能、低成本 FSK/GFSK 收发器, 可用于 315MHz、433MHz、470MHz、868MHz 和 915MHz 频段的无线应用。该芯片内置一个高度集成的 sub-1GHz 收发器和一个基带调制解调器, 可编程数据速率范围是 2Kbps~250Kbps。数据处理特性包括 64 字节 TX/RX FIFO 和数据包处理如 CRC 生成、正向纠错、数据白化和曼彻斯特编码。

BC3602 针对低功耗应用优化性能。在 433MHz 频段, 其 RX 模式工作电流为 4.2mA, 提供 +10dBm TX 输出功率时的电流损耗为 22mA。低功耗低中频接收器可在 433/868MHz 频段数据速率为 2Kbps 时实现 -119dBm 的灵敏度。完全内置的小数 N 分频合成器所支持的频率范围宽, 分辨精度高。芯片内部还内置有回路滤波器和晶振负载电容, 减少外部元器件需求。


外部主控 MCU 可通过一个 3 线或 4 线的 SPI 接口访问 BC3602。此芯片支持简短的 Strobe 命令, 可在维持无线通信链接的同时减少主控 MCU 负载。

其它链接层特性包含 RSSI 用于通道评估、自动应答和自动重发、WOT 和 WOR 等等, 便于实现基于微控制器的 ISM 频段无线链接应用。

方框图



引脚图



引脚说明

引脚序号	引脚名称	类型	说明
1	AVDD2	PWR	模拟电源
2	EXTLN	AI	连接到外部电感
3	EXTLP	AI	连接到外部电感
4	AVDD3	PWR	模拟电源
5	XO	AO	晶振输出
6	XI	AI	晶振输入
7	CLDO	PWR	LDO 输出, 连接旁路电容
8	GIO1	DI/O	多功能 I/O 1
9	VSS	PWR	地
10	CSN	DI	SPI 芯片选择输入, 低有效
11	SCK	DI	SPI 时钟输入
12	GIO2	DI/O	多功能 I/O 2
13	SDIO	DI/O	SPI 数据输入 / 输出
14	GIO3	DI/O	多功能 I/O 3
15	DVDD	PWR	数字电源
16	CLDO	PWR	LDO 输出, 连接旁路电容
17	GIO4	DI/O	多功能 I/O 4
18	NC	—	未连接
19	NC	—	未连接
20	AVDD1	PWR	模拟电源
21	VSS	PWR	地
22	RFIN	AI	RF LAN 输入
23	RFOUT	AO	RF 功率放大器输出
24	VSSRF	PWR	RF 地
EP	GND	PWR	裸露焊盘, 接地

注: DI: 数字输入; DI/O: 数字输入 / 输出;
 PWR: 电源 / 地 AI: 模拟输入; AO: 模拟输出;
 PCB 布局时 EP 背板应该很好地焊接至 GND, 否则会降低 RF 性能。

极限参数

电源电压..... $V_{SS}-0.3V \sim V_{SS}+3.6V$ 工作温度..... $-40^{\circ}C \sim 85^{\circ}C$
 I/O 口电压..... $V_{SS}-0.3V \sim V_{DD}+0.3V$ ESD HBM..... $\pm 2kV$
 存储温度..... $-60^{\circ}C \sim 150^{\circ}C$

该芯片对 ESD 敏感。人体模式 (Human Body Mode) 符合 MIL-STD-883 标准。

注: 这里只强调额定功率, 超过极限参数所规定的范围将对芯片造成损害, 无法预期芯片在上述标示范围外的工作状态, 而且若长期在标示范围外的条件下工作, 可能影响芯片的可靠性。

直流电气特性

Ta=25°C, V_{DD}=3.3V, f_{TAL}=16MHz, FSK 调制 (含匹配电路和低 / 高通滤波器),
RF 输出由 V_{DD} (3.3V) 供电, 除非另有说明

符号	参数	测试条件	最小	典型	最大	单位
T _{OP}	工作温度	—	-40	—	85	°C
V _{DD}	电源电压	—	1.9	3.3	3.6	V
数字输入 / 输出						
V _{IH}	高电平输入电压	—	0.7×V _{DD}	—	V _{DD}	V
V _{IL}	低电平输入电压	—	0	—	0.3×V _{DD}	V
V _{OH}	高电平输出电压	I _{OH} =-5mA	0.8×V _{DD}	—	V _{DD}	V
V _{OL}	低电平输出电压	I _{OL} =5mA	0	—	0.2×V _{DD}	V
电流损耗						
I _{sleep}	Deep Sleep 模式电流损耗	—	—	0.4	1.0	μA
I _{IL}	Idle 模式电流损耗	LIRC 开启, 晶振关闭	—	1.8	—	μA
	Light Sleep 模式电流损耗	晶振开启	—	0.55	—	mA
I _{Standby}	Standby 模式电流损耗 @315/433MHz	晶振开启, 合成器开启	—	2.2	—	mA
	Standby 模式电流损耗 @868/915MHz		—	3.0	—	
I _{RX} / I _{TX}	315MHz 频段电流损耗	RX 模式 @ 50Kbps	—	4.1	—	mA
		RX 模式 @ 250Kbps	—	4.4	—	
		TX 模式 @ 0dBm P _{OUT}	—	14	—	
		TX 模式 @ 10dBm P _{OUT}	—	24	—	
		TX 模式 @ 13dBm P _{OUT}	—	30	—	
	433MHz 频段电流损耗	RX 模式 @ 50Kbps	—	4.2	—	mA
		RX 模式 @ 250Kbps	—	4.6	—	
		TX 模式 @ 0dBm P _{OUT}	—	14	—	
		TX 模式 @ 10dBm P _{OUT}	—	22	—	
		TX 模式 @ 13dBm P _{OUT}	—	30	—	
	868MHz 频段电流损耗	RX 模式 @ 50Kbps	—	5.5	—	mA
		RX 模式 @ 250Kbps	—	6.1	—	
		TX 模式 @ 0dBm P _{OUT}	—	15	—	
		TX 模式 @ 10dBm P _{OUT}	—	24	—	
		TX 模式 @ 13dBm P _{OUT}	—	32	—	
	915MHz 频段电流损耗	RX 模式 @ 50Kbps	—	6	—	mA
		RX 模式 @ 250Kbps	—	6.5	—	
		TX 模式 @ 0dBm P _{OUT}	—	18	—	
		TX 模式 @ 10dBm P _{OUT}	—	24	—	
		TX 模式 @ 13dBm P _{OUT}	—	32	—	
上拉阻值						
R _{PH}	I/O 口上拉电阻值	3.3V	—	33	—	kΩ

交流电气特性

Ta=25°C, V_{DD}=3.3V, f_{TAL}=16MHz, FSK 调制 (含匹配电路和低/高通滤波器),
RF 输出由 V_{DD} (3.3V) 供电, 除非另有说明

符号	参数	测试条件	最小	典型	最大	单位
RF 特性						
f _{RF}	RF 频段	315MHz 频段	—	315	—	MHz
		433MHz 频段	—	433.92	—	
		470~510MHz 频段	—	490	—	
		868MHz 频段	—	868.3	—	
		915MHz 频段	—	915	—	
DR	数据速率	GFSK 调制	2	—	250	Kbps
发送器						
P _{OUT}	TX 输出功率	433MHz 频段	0	—	13	dBm
		868MHz 频段	0	—	13	
S.E.TX	TX 杂散 (P _{OUT} =10dBm)	f < 1GHz	—	—	-36	dBm
		47MHz < f < 74MHz	—	—	-54	
		87.5MHz < f < 118MHz				
		174MHz < f < 230MHz				
		470MHz < f < 862MHz	—	—	-30	
二次谐波, 三次谐波						
接收器						
t _{ST, RX}	RX 稳定时间	Light Sleep 模式到 RX 模式	—	150	—	μs
P _{Sens}	315MHz RX 灵敏度 @BER=0.1%	2Kbps (f _{DEV} =8kHz)	—	-120	—	dBm
		10Kbps (f _{DEV} =40kHz)	—	-114	—	
		50Kbps (f _{DEV} =18.75kHz)	—	-110	—	
		125Kbps (f _{DEV} =46.875kHz)	—	-106	—	
		250Kbps (f _{DEV} =93.75kHz)	—	-103	—	
	433MHz RX 灵敏度 @BER=0.1%	2Kbps (f _{DEV} =8kHz)	—	-120	—	dBm
		10Kbps (f _{DEV} =40kHz)	—	-113	—	
		50Kbps (f _{DEV} =18.75kHz)	—	-110	—	
		125Kbps (f _{DEV} =46.875kHz)	—	-106	—	
		250Kbps (f _{DEV} =93.75kHz)	—	-103	—	
	868MHz RX 灵敏度 @BER=0.1%	2Kbps (f _{DEV} =8kHz)	—	-119	—	dBm
		10Kbps (f _{DEV} =40kHz)	—	-113	—	
		50Kbps (f _{DEV} =18.75kHz)	—	-109	—	
		125Kbps (f _{DEV} =46.875kHz)	—	-106	—	
		250Kbps (f _{DEV} =93.75kHz)	—	-103	—	
	915MHz RX 灵敏度 @BER=0.1%	2Kbps (f _{DEV} =8kHz)	—	-119	—	dBm
		10Kbps (f _{DEV} =40kHz)	—	-113	—	
		50Kbps (f _{DEV} =18.75kHz)	—	-109	—	
		125Kbps (f _{DEV} =46.875kHz)	—	-106	—	
		250Kbps (f _{DEV} =93.75kHz)	—	-103	—	
P _{IN, max}	最大输入功率	@ BER<0.1%	—	—	10	dBm

符号	参数	测试条件	最小	典型	最大	单位	
IR	镜像抑制	—	—	25	—	dB	
S.E.RX	RX 杂散	25MHz~1GHz	—	—	-57	dBm	
		大于 1GHz	—	—	-47		
	RSSI 范围	AGC 开启	-110	—	-10	dBm	
LO 特性							
f _{LO}	RF 频率范围	315MHz 频段	290	—	335	MHz	
		433MHz 频段	415	—	490		
		470~510MHz 频段	470	—	510		
		868MHz 频段	830	—	1000		
		915MHz 频段	870	—	1050		
f _{STEP}	LO 频率分辨精度	—	—	—	1	kHz	
PN _{LO}	315MHz 相位噪声	@100kHz 偏移	—	-86	—	dBc/Hz	
		@1MHz 偏移	—	-107	—		
	433MHz 相位噪声	@100kHz 偏移	—	-85	—		
		@1MHz 偏移	—	-106	—		
	868MHz 相位噪声	@100kHz 偏移	—	-82	—		
		@1MHz 偏移	—	-103	—		
	915MHz 相位噪声	@100kHz 偏移	—	-82	—		
		@1MHz 偏移	—	-103	—		
晶振							
f _{X TAL}	晶振频率	—	—	16	—	MHz	
ESR	晶振等效串联电阻	—	—	—	100	Ω	
C _{LOAD}	晶振电容负载	—	—	12	16	20	pF
TOL	晶振容差 (注)	—	-20	—	+20	ppm	
t _{SU}	晶振启动时间	49US XO	—	—	1	ms	

注：当数据率 = 2Kbps @ 315/433.92MHz 时，晶振容差需选择 ±10ppm。

当数据率 = 2Kbps @ 868/915MHz 时，晶振容差需选择 ±5ppm。

SPI 电气特性

T_a = -40°C ~ 85°C，除非另有说明

符号	参数	测试条件	最小	典型	最大	单位
f _{SCK}	SCK 频率	—	—	4	—	MHz
t _{SCKH}	SCK 高电平时间	—	1/f _{XCLK}	—	—	s
t _{SCKL}	SCK 低电平时间	—	1/f _{XCLK}	—	—	s
t _{S_SDIO}	SDIO 输入设置时间	—	20	—	—	ns
t _{H_SDIO}	SDIO 输入保持时间	—	20	—	—	ns
t _{S_CSN}	CSN 有效到 SCK 有效时间间隔	—	30	—	—	ns
t _{H_CSN}	SCK 无效到 CSN 无效时间间隔	—	30	—	—	ns

注：f_{XCLK} = f_{X TAL} / (XODIV2 + 1)

存储器映射


00h 1Fh	公用区		
20h 3Fh	Bank 0	Bank 1	Bank 2

公用区：包含 32 字节空间。无论存储区指针为何值，访问地址 00h~1Fh 都意味着访问公用区。


Bank 0~2：每个 Bank 包含 32 字节空间。通过存储区指针选择 Bank。

存储区指针，即 BANK[1:0]，定义在公用区，可通过设置寄存器存储区命令直接设置，且可通过控制寄存器命令进行读 / 写。

控制寄存器访问



Strobe 命令后加 n 字节数据 (CmdD)



仅 Strobe 命令 (CmdO)

SFR 映射和位定义

公用区控制寄存器

上电复位后，所有控制寄存器被设置为初始值。软件复位后，除了位于 RC1、IO1、IO2 和 IO3 寄存器的 FSYCK_EN、FSYCK_DIV[1:0]、PWRON、GIO1S[2:0]、GIO2S[2:0]、PADDS[1:0]、GIO3S[3:0]、GIO4S[3:0]、GIOPU[4:1]、SPIPU、SDO_TEN 位之外，其它控制寄存器也将恢复至初始值，而前述控制位在软件复位后保持不变。

地址	名称	位							
		7	6	5	4	3	2	1	0
00h	CFG1	—	AGC_EN	RXCON_EN	DIR_EN	—	—	BANK[1:0]	
01h	RC1	PWRON	FSYCK_RDY	XCLK_RDY	XCLK_EN	FSYCK_DIV[1:0]		FSYCK_EN	RST_LL
02h	IRQ1	RXTO	RXFFOW	—	—	RXDETS[1:0]		IRQCPOR	IRQPOR
03h	IRQ2	ARKTFIE	ATRCTIE	FIFOLTIE	RXERRIE	RXDETIE	CALCMPIE	RXCMPIE	TXCMPIE
04h	IRQ3	ARKTFIF	ATRCTIF	FIFOLTIF	RXERRIF	RXDETIF	CALCMPIF	RXCMPIF	TXCMPIF
06h	IO1	PADDS[1:0]		GIO2S[2:0]		GIO1S[2:0]			
07h	IO2	GIO4S[3:0]			GIO3S[3:0]				
08h	IO3	SDO_TEN	SPIPU	—	GIOPU[4:1]				—
09h	FIFO1	—	—	TXFFSA[5:0]					
0Ah	FIFO2	—	—	—	RXPL2F_EN	FFINF_EN	FFMG_EN	FFMG[1:0]	
0Bh	PKT1	TXPMLEN[7:0]							
0Ch	PKT2	PID[1:0]		TRAILER_EN	WHTFMT	SYNCLN[1:0]		RXPMLEN[1:0]	
0Dh	PKT3	MCH_EN	FEC_EN	CRC_EN	CRCFMT	PLLEN_EN	PLHAC_EN	PLHLEN	PLH_EN
0Eh	PKT4	WHT_EN	WHTSD[6:0]						
0Fh	PKT5	TXDLEN[7:0]							
10h	PKT6	RXDLEN[7:0]							
11h	PKT7	RXPID[1:0]		DLY_RXS[2:0]			DLY_TXS[2:0]		
12h	PKT8	—	PLHA[5:0]						
13h	PKT9	PLHEA[7:0]							
14h	MOD1	DTR[7:0]							
15h	MOD2	RXIFOS[11:8]				DITHER[1:0]		—	DTR[8]
16h	MOD3	RXIFOS[7:0]							
17h	DM1	—	—	MDIV[5:0]					
18h	DM2	PREAMBLE_CFO_EN1	PREAMBLE_CFO_EN0	SDR[5:0]					
19h	DM3	CSF_SW_EN	FD_MOD[6:0]						
1Ah	DM4	THOLD[3:0]				CFO_DSEL	—	PH_DIFF_MOD	PRE_CSF_EN
1Bh	DM5	FD_HOLD[7:0]							
1Eh	DM8	M_RATIO[7:0]							

注：地址 05h, 1Ch, 1Dh 和 1Fh 未列于此表格，是预留给将来使用。建议不要通过任何方式修改这几个地址的初始值。

下面寄存器说明表格里的复位值指的是 Strobe 命令软件复位后的结果。

• CFG1: 配置控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	—	AGC_EN	RXCON_EN	DIR_EN	—	—	BANK[1:0]	
R/W	—	R/W	R/W	R/W	—	—	R/W	
Reset	0	0	0	0	0	0	0	0

Bit 7 保留，必须设为“0”

Bit 6 **AGC_EN**: AGC 使能
 0: 除能
 1: 使能

- Bit 5 **RXCON_EN**: RX 连续模式使能
 0: 除能
 1: 使能
 设置此位只影响正常 RX 模式以及无 ARK 功能的 ATR RX 模式。
- Bit 4 **DIR_EN**: Direct 模式使能
 0: TX/RX 数据来自数据包处理硬件
 1: TX/RX 数据直接来自 / 发至外部 MCU
- Bit 3~2 保留, 必须设为 “00”
- Bit 1~0 **BANK[1:0]**: 控制寄存器 Bank 选择
 00: Bank 0
 01: Bank 1
 10: Bank 2
 11: 保留
 此选择可通过设置寄存器存储区命令和控制寄存器命令设置。

• **RC1: 复位 / 时钟控制寄存器 1**

Bit	7	6	5	4	3	2	1	0
Name	PWRON	FSYCK_RDY	XCLK_RDY	XCLK_EN	FSYCK_DIV[1:0]		FSYCK_EN	RST_LL
R/W	R/W	R	R	R/W	R/W		R/W	R/W
POR	1	–	–	–	0	0	0	–
Reset	–	0	0	1	–	–	–	0

- Bit 7 **PWRON**: 3.3V 上电标志位
 此位仅在上电复位后被设置为 “1”，它不受 Strobe 命令软件复位影响。此标志位被置高后需通过软件清零。软件可先检查此标志位状态再决定在 Light Sleep 模式时是否进行自动校准。
- Bit 6 **FSYCK_RDY**: FSYCK 时钟就绪标志位 (只读)
 0: 未就绪
 1: 就绪
 此位用于指示 FSYCK 时钟是否就绪。当 FSYCK_EN=0、发生上电复位或接收到 Deep Sleep 或者 Idle 命令时，此位都会自动清零。
- Bit 5 **XCLK_RDY**: XCLK 时钟就绪标志位 (只读)
 0: 未就绪
 1: 就绪
 此位用于指示 XCLK 去抖计数器是否记满、XCLK 时钟是否就绪。当离开 Deep Sleep 状态时，需要一段时间后此标志位才被置高。当 XCLK_EN=0、RST_LL=1、发生上电复位或接收到软件复位命令、Deep Sleep 命令或者 Idle 命令时，此标志位都会自动清零。
- Bit 4 **XCLK_EN**: XCLK 时钟使能
 0: 除能
 1: 使能
 此位置高将使能 XCLK 至基带模块的路径。若有需要可将此位清零以减少功耗。当写数据到 FIFO 时，XCLK 时钟必须使能。
- Bit 3~2 **FSYCK_DIV[1:0]**: FSYCK 时钟 (XCLK 分频) 选择
 00: 1/1 XCLK
 01: 1/2 XCLK
 10: 1/4 XCLK
 11: 1/8 XCLK
- Bit 1 **FSYCK_EN**: FSYCK 时钟使能
 0: 除能
 1: 使能
- Bit 0 **RST_LL**: 低电压 (1.2V) 逻辑复位控制
 0: 不复位
 1: 复位

• IRQ1: 中断控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	RXTO	RXFFOW	—	—	RXDETS[1:0]		IRQCPOR	IRQPOR
R/W	R	R	—	—	R/W		R/W	R/W
Reset	0	0	0	0	1	0	0	1

Bit 7 **RXTO**: RX 溢出标志位

- 0: RX 溢出未发生
- 1: RX 溢出发生

当 RX 溢出发生时, 此标志位将被硬件置高。当接收到 Light Sleep 命令、芯片进入 RX 连续模式、WOR/WOT 唤醒发生或芯片进入 ARK TX/RX 模式时, 此标志位都会自动清零。

Bit 6 **RXFFOW**: RX FIFO 覆写标志位

- 0: RX FIFO 覆写未发生
- 1: RX FIFO 覆写发生

当 RX FIFO 覆写情况发生时, 此标志位将被硬件置高。当接收到 RX FIFO 复位命令或 RX 命令时, 此标志位都会自动清零。

Bit 5~4 保留, 必须设为“00”

Bit 3~2 **RXDETS[1:0]**: RX 检测选择

- 00: 检测载波 (Carry)
- 01: 检测前导码 (Preamble)
- 10/11: 检测同步码 (SYNCWORD)

Bit 1 **IRQCPOR**: IRQ 标志位清零极性选择

- 0: 写 0 时对应 IRQ 标志位清零
- 1: 写 1 时对应 IRQ 标志位清零

Bit 0 **IRQPOR**: IRQ 信号极性选择

- 0: 低有效
- 1: 高有效

当 IRQ3 寄存器里的 IRQ 标志位置高且对应的 IRQ 功能使能时, IRQ 信号的有效电平由此位决定。

• IRQ2: 中断控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	ARKTFIE	ATRCTIE	FIFOLTIE	RXERRIE	RXDETIE	CALCMPIE	RXCMPPIE	TXCMPPIE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7 **ARKTFIE**: ARK TX 失败 IRQ 使能

- 0: 除能
- 1: 使能

Bit 6 **ATRCTIE**: ATR 周期定时器 IRQ 使能

- 0: 除能
- 1: 使能

Bit 5 **FIFOLTIE**: FIFO 低阈值 IRQ 使能

- 0: 除能
- 1: 使能

Bit 4 **RXERRIE**: RX 错误 IRQ 使能

- 0: 除能
- 1: 使能

Bit 3 **RXDETIE**: RX 事件检测 IRQ 使能

- 0: 除能
- 1: 使能

- Bit 2 **CALCMPIE**: 校准完成 IRQ 使能
 0: 除能
 1: 使能
- Bit 1 **RXCMPPIE**: RX 完成 IRQ 使能
 0: 除能
 1: 使能
- Bit 0 **TXCMPPIE**: TX 完成 IRQ 使能
 0: 除能
 1: 使能

• IRQ3: 中断控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	ARKTFIF	ATRCTIF	FIFOLTIF	RXERRIF	RXDETIF	CALCMPIF	RXCMPPIF	TXCMPPIF
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

当此寄存器中的各个标志位置高时，产生对应的中断请求。这些标志位通过写 0 还是写 1 清零由 IRQCPOR 位决定。

- Bit 7 **ARKTFIF**: ARK TX 失败 IRQ 标志位
 0: 无请求
 1: 中断请求
- Bit 6 **ATRCTIF**: ATR 周期定时器 IRQ 标志位
 0: 无请求
 1: 中断请求
 当 ATRCT 定时器计满时，此标志位将置高。
- Bit 5 **FIFOLTIF**: FIFO 低阈值 IRQ 标志位
 0: 无请求
 1: 中断请求
 在 Burst TX 模式下，若此位置 1 则表示 TX FIFO 里数据长度小于 FFMG 设置的阈值且还有待写入 FIFO 的 TX 数据。在 Burst RX 模式下，若此位置 1 则表示 RX FIFO 剩余的空间小于 FFMG 设置的阈值且待接收的 RX 数据长度大于 FFMG 设置的阈值。
- Bit 4 **RXERRIF**: RX 错误 IRQ 标志位
 0: 无请求
 1: 中断请求
 所谓 RX 错误情况包含 RX 失败、CRC 失败 (CRC_EN=1) 或 RX FIFO 覆写。
- Bit 3 **RXDETIF**: RX 事件检测 IRQ 标志位
 0: 无请求
 1: 中断请求
 RX 事件包括载波、前导码和同步码，实际触发中断源取决于 RXDETS[1:0] 设置。
- Bit 2 **CALCMPIF**: 校准完成 IRQ 标志位
 0: 无请求
 1: 中断请求
 当 ACAL_EN=0 时，LIRC 校准可由自己的使能位使能，当校准完成后会触发中断请求。当 ACAL_EN=1 时，VCO 和 RC 校准都使能，两者都完成后会触发中断请求。
- Bit 1 **RXCMPPIF**: RX 完成 IRQ 标志位
 0: 无请求
 1: 中断请求
 当 RX 操作完成且无错误发生，此标志位将被硬件置高。
- Bit 0 **TXCMPPIF**: TX 完成 IRQ 标志位
 0: 无请求
 1: 中断请求

• IO1: I/O 控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	PADDS[1:0]		GIO2S[2:0]			GIO1S[2:0]		
R/W	R/W		R/W			R/W		
POR	0	1	0	0	0	0	0	0

Bit 7~6 **PADDS[1:0]**: PAD 驱动强度选择 (仅通过 POR 复位)

00: 0.5mA
01: 1mA
10: 5mA
11: 10mA

Bit 5~3 **GIO2S[2:0]**: GIO2 引脚功能选择 (仅通过 POR 复位)

000/111: 无功能, 输入
001: SDO, 4 线 SPI 数据, 输出
010: TRXD, Direct 模式 TXD/RXD, 输入 / 输出
011: TXD, Direct 模式 TXD, 输入
100: RXD, Direct 模式 RXD, 输出
101: IRQ, 中断请求, 输出
110: ROSCi, ATR 时钟外部输入

Bit 2~0 **GIO1S[2:0]**: GIO1 引脚功能选择 (仅通过 POR 复位)

000/111: 无功能, 输入
001: SDO, 4 线 SPI 数据, 输出
010: TRXD, Direct 模式 TXD/RXD, 输入 / 输出
011: TXD, Direct 模式 TXD, 输入
100: RXD, Direct 模式 RXD, 输出
101: IRQ, 中断请求, 输出
110: ROSCi, ATR 时钟外部输入

• IO2: I/O 控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	GIO4S[3:0]				GIO3S[3:0]			
R/W	R/W				R/W			
POR	0	0	0	0	0	0	0	0

Bit 7~4 **GIO4S[3:0]**: GIO4 引脚功能选择 (仅通过 POR 复位)

0000/0111/1111: 无功能, 输入
0001: SDO, 4 线 SPI 数据, 输出
0010: TRXD, Direct 模式 TXD/RXD, 输入 / 输出
0011: TXD, Direct 模式 TXD, 输入
0100: RXD, Direct 模式 RXD, 输出
0101: IRQ, 中断请求, 输出
0110: ROSCi, ATR 时钟外部输入
1000: TBCLK, TX 位 (数据) 时钟, 输出
1001: RBCLK, RX 位 (还原) 时钟, 输出
1010: FSYCK, 即 XCLK 1/1, 1/2, 1/4, 1/8 输出
1011: LIRCCLK, 内部 LIRC 去抖时钟, 输出
1100: EPA_EN, 外部功率放大器使能, 输出
1101: ELAN_EN, 外部 LNA 使能, 输出
1110: TRBCLK, TX 模式的 TBCLK 或 RX 模式的 RBCLK, 输出

Bit 3~0 **GIO3S[3:0]**: GIO3 引脚功能选择 (仅通过 POR 复位)

0000/0111/1111: 无功能, 输入
0001: SDO, 4 线 SPI 数据, 输出
0010: TRXD, Direct 模式 TXD/RXD, 输入 / 输出
0011: TXD, Direct 模式 TXD, 输入

- 0100: RXD, Direct 模式 RXD, 输出
- 0101: IRQ, 中断请求, 输出
- 0110: ROSCi, ATR 时钟外部输入
- 1000: TBCLK, TX 位 (数据) 时钟, 输出
- 1001: RBCLK, RX 位 (还原) 时钟, 输出
- 1010: FSYCK, 即 XCLK 1/1, 1/2, 1/4, 1/8 输出
- 1011: LIRCCLK, 内部 LIRC 去抖时钟, 输出
- 1100: EPA_EN, 外部功率放大器 (PA) 使能, 输出
- 1101: ELAN_EN, 外部 LNA 使能, 输出
- 1110: TRBCLK, TX 模式的 TBCLK 或 RX 模式的 RBCLK, 输出

• IO3: I/O 控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	SDO_TEN	SPIPU	—	GIOPU[4:1]				—
R/W	R/W	R/W	—	R/W				—
POR	0	1	1	1	1	1	1	1

Bit 7 **SDO_TEN**: SDO 三态使能 (仅通过 POR 复位)

- 0: 除能
- 1: 使能

Bit 6 **SPIPU**: 3 线 SPI 上拉使能 (仅通过 POR 复位)

- 0: 除能
- 1: 使能

此位置 1 仅控制 CSN、SCK 和 SDIO 引脚的上拉功能。注意, 4 线 SPI 的 SDO 引脚上拉功能需通过 GIOPU[4:1] 对应位设置。

Bit 5 保留, 必须设为“1”

Bit 4~1 **GIOPU[4:1]**: GIO 引脚功能上拉使能控制 (仅通过 POR 复位)

这些位分别控制 GIO4~GIO1 引脚的上拉功能。

Bit 0 保留, 必须设为“1”

• FIFO1: FIFO 控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	—	—	TXFFSA[5:0]					
R/W	—	—	R/W					
Reset	0	0	0	0	0	0	0	0

Bit 7~6 保留, 必须设为“00”

Bit 5~0 **TXFFSA[5:0]**: TX FIFO 起始地址, 用于 Block FIFO 模式

• FIFO2: FIFO 控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	RXPL2F_EN	FFINF_EN	FFMG_EN	FFMG[1:0]	
R/W	—	—	—	R/W	R/W	R/W	R/W	
Reset	0	0	0	0	0	0	0	1

Bit 7~5 保留, 必须设为“000”

Bit 4 **RXPL2F_EN**: RX 有效载荷 (Payload) 长度字节载入 FIFO 使能

- 0: 除能
- 1: 使能

当此位置高, 指示有效载荷长度的字节将被加入数据包并载入 RX FIFO。在 RX 连续模式下 (RXCON_EN=1), RX FIFO 将支持多笔有效载荷, 此位也必须置高。

Bit 3 **FFINF_EN**: FIFO 无限制长度模式使能
 0: 除能
 1: 使能

Bit 2 **FFMG_EN**: FIFO 长度边界检测使能
 0: 除能
 1: 使能

Bit 1~0 **FFMG[1:0]**: FIFO 长度边界选择

TX FIFO 剩余数据长度阈值:

00: 4 字节
 01: 8 字节
 10: 16 字节
 11: 32 字节

RX FIFO 剩余空间长度阈值:

00: 4 字节
 01: 8 字节
 10: 16 字节
 11: 32 字节

当 FFMG_EN 位置高使能 FIFO 长度边界检测功能，且已通过这些位选择所需检测的 FIFO 长度边界后，当所选的情况发生时，FIFOLTIF 标志位将被置高。此时，若对应的中断功能已使能，将产生中断。

• PKT1: 数据包控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	TXPMLLEN[7:0]							
R/W	R/W							
Reset	0	0	0	0	0	0	0	1

Bit 7~0 **TXPMLLEN[7:0]**: TX 前导码长度
 发送前导码长度 = (TXPMLLEN[7:0]+1) 字节

• PKT2: 数据包控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	PID[1:0]		TRAILER_EN	WHTFMT	SYNCLLEN[1:0]		RXPMLLEN[1:0]	
R/W	R/W		R/W	R/W	R/W		R/W	
Reset	0	0	1	0	0	1	1	0

Bit 7~6 **PID[1:0]**: TX 数据包 ID

当 PLH_EN 位置高使能头码选项时，此 ID 会被放入有效载荷头码字段的最高两位。

Bit 5 **TRAILER_EN**: 连接码字段使能
 0: 除能
 1: 使能

Bit 4 **WHTFMT**: 数据白化格式选择
 0: $P(X)=X^7+X^6+X^5+X^4+1$
 1: $P(X)=X^7+X^4+1$ (PN7)

Bit 3~2 **SYNCLLEN[1:0]**: TX/RX 模式同步码长度选择
 00: 保留
 01: 4 字节
 10: 6 字节
 11: 8 字节

Bit 1~0 **RXPMLLEN[1:0]**: RX 前导码检测长度选择
 00: 0 字节 – 无前导码检测
 01: 1 字节
 10: 2 字节
 11: 4 字节

• PKT3: 数据包控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	MCH_EN	FEC_EN	CRC_EN	CRCFMT	PLLEN_EN	PLHAC_EN	PLHLEN	PLH_EN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	1	0	0	0	0	0

- Bit 7 **MCH_EN**: 曼彻斯特编码使能
 0: 除能
 1: 使能
- Bit 6 **FEC_EN**: FEC 使能
 0: 除能
 1: 使能
- Bit 5 **CRC_EN**: CRC 域使能
 0: 除能
 1: 使能
- Bit 4 **CRCFMT**: CRC 格式选择
 0: CCITT-16-CRC $G(X)=X^{16}+X^{12}+X^5+1$
 1: IBC-16-CRC $G(X)=X^{16}+X^{15}+X^2+1$
- Bit 3 **PLLEN_EN**: 有效载荷长度域使能
 0: 除能
 1: 使能
- Bit 2 **PLHAC_EN**: 有效载荷头码地址校准使能控制
 0: 除能, PKT8 寄存器中的 PLHA[5:0] 字段可由用户自定义作为标志位使用
 1: 使能, TX 和 RX 设备的 PLHA[5:0] 字段必须包含相同地址, 否则数据包将被视为无效数据包
- Bit 1 **PLHLEN**: 有效载荷头码长度选择
 0: 1 字节
 1: 2 字节
- Bit 0 **PLH_EN**: 有效载荷头码域使能
 0: 除能
 1: 使能

• PKT4: 数据包控制寄存器 4

Bit	7	6	5	4	3	2	1	0
Name	WHT_EN	WHTSD[6:0]						
R/W	R/W	R/W						
Reset	0	0	1	1	0	1	1	0

- Bit 7 **WHT_EN**: 数据白化使能
 0: 除能
 1: 使能
- Bit 6~0 **WHTSD[6:0]**: 数据白化种子

• PKT5: 数据包控制寄存器 5

Bit	7	6	5	4	3	2	1	0
Name	TXDLEN[7:0]							
R/W	R/W							
Reset	0	1	0	0	0	0	0	0

- Bit 7~0 **TXDLEN[7:0]**: TX 数据长度 (单位: 字节; 仅用于 Burst 模式)

• PKT6: 数据包控制寄存器 6

Bit	7	6	5	4	3	2	1	0
Name	RXDLEN[7:0]							
R/W	R/W							
Reset	0	1	0	0	0	0	0	0

Bit 7~0 **RXDLEN[7:0]**: RX 数据长度 (单位: 字节; 仅用于 Burst 模式)

当 PLEN_EN 位清零时, 接收的数据长度取决于此字段。当此寄存器被读取时, 所读出的数值表示 RX FIFO 中的数据长度。此寄存器被读取出的默认值是 00h。

• PKT7: 数据包控制寄存器 7

Bit	7	6	5	4	3	2	1	0
Name	RXPID[1:0]		DLY_RXS[2:0]			DLY_TXS[2:0]		
R/W	R		R/W			R/W		
Reset	0	0	1	0	0	0	0	0

Bit 7~6 **RXPID[1:0]**: 接收数据包 PID (只读)

Bit 5~3 **DLY_RXS[2:0]**: RX 模块使能后稳定时间选择


- 000: 4 μ s
- 001: 8 μ s
- 010: 12 μ s
- 011: 16 μ s
- 100: 20 μ s
- 101: 32 μ s
- 110: 64 μ s
- 111: 100 μ s

这些位用于选择 RX 使能后到 RX 稳定前的等待时间。此时间应该大于 RX DCOC Turbo 模式默认延迟时间 (6 μ s)。

Bit 2~0 **DLY_TXS[2:0]**: 进入 TX 模式前的 TX 启动 (延迟) 时间

- 000: 0 μ s
- 001: 10 μ s
- 010: 20 μ s
- 011: 40 μ s
- 100: 60 μ s
- 101: 80 μ s
- 110: 100 μ s
- 111: 120 μ s

该时间用于 ARK 模式下发送器和接收器间的时序调整。



• PKT8: 数据包控制寄存器 8

Bit	7	6	5	4	3	2	1	0
Name	—	—	PLHA[5:0]					
R/W	—	—	R/W					
Reset	0	0	0	0	0	0	0	0

Bit 7~6 保留, 必须设为“00”

Bit 5~0 **PLHA[5:0]**: 有效载荷头码地址, 用于支持播送功能

RX 模式下若此地址为 0 表示不执行校验核对。

写: 写数据到 TX PLHA[5:0]。读: 从 RX PLHA[5:0] 读数据。

• PKT9: 数据包控制寄存器 9

Bit	7	6	5	4	3	2	1	0
Name	PLHEA[7:0]							
R/W	R/W							
Reset	0	0	0	0	0	0	0	0

Bit 7~0 **PLHEA[7:0]**: 有效载荷头码扩展地址, 用于支持播送功能

RX 模式下若此地址为 0 表示不执行校验核对。

• MOD1: 调制器控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	DTR[7:0]							
R/W	R/W							
Reset	0	0	0	0	0	0	0	1

Bit 7~0 **DTR[7:0]**

DTR[8:0]: 数据速率分频器, DTR[8] 位于 MOD2 寄存器。

数据速率 = $f_{XTAL} / [(XODIV2+1) \times 32 \times (DTR[8:0]+1)]$, 其中 XODIV2=0, 这里的数据速率表示 TBCLK。注意, DTR[8:0] 只能是奇数。

• MOD2: 调制器控制寄存器 2

Bit	7	6	5	4	3	2	1	0	
Name	RXIFOS[11:8]				DITHER[1:0]		—	DTR[8]	
R/W	R/W				R/W		—	R/W	
Reset	1	0	0	1	0	0	0	0	

Bit 7~4 **RXIFOS[11:8]**

RXIFOS[11:0]: RX 中频偏移, RXIFOS[7:0] 位于 MOD3 寄存器。

要先写 RXIFOS[11:8] 再写 RXIFOS[7:0] 才可完全更新 RXIFOS[11:0]。

$RXIFOS[11:0] = \text{floor}\{f_{IF} / [f_{XTAL} / (XODIV2+1)] \times 2^{17}\}$, XODIV2=0

Bit 3~2 **DITHER[1:0]**: 高频振动值

Bit 1 保留, 必须设为“0”

Bit 0 **DTR[8]**

DTR[8:0]: 数据速率分频, DTR[7:0] 位于 MOD1 寄存器。

数据速率 = $f_{XTAL} / [(XODIV2+1) \times 32 \times (DTR[8:0] + 1)]$, 其中 XODIV2=0, 这里的数据速率表示 TBCLK。注意, DTR[8:0] 只能是奇数。

• MOD3: 调制器控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	RXIFOS[7:0]							
R/W	R/W							
Reset	1	0	0	1	1	0	1	0

Bit 7~0 RXIFOS[7:0]

RXIFOS[11:0]: RX 中频偏移, RXIFOS[11:8] 位于 MOD2 寄存器

要先写 RXIFOS[11:8] 再写 RXIFOS[7:0] 才可完全更新 RXIFOS[11:0]。

$RXIFOS[11:0] = \text{floor}\{(f_{IF}/[f_{XTAL}/(XODIV2+1)] \times 2^{17}\}$, XODIV2=0

• DM1: 解调器控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	—	—	MDIV[5:0]					
R/W	—	—	R/W					
Reset	0	0	0	0	0	0	1	1

Bit 7~6 保留, 必须设为“00”

Bit 5~0 **MDIV[5:0]**: 解调器工作时钟分频

$DMCLK = ADCLK / (MDIV[5:0] + 1)$

• DM2: 解调器控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	PREAMBLE_CFO_EN1	PREAMBLE_CFO_EN0	SDR[5:0]					
R/W	R/W	R/W	R/W					
Reset	0	1	0	0	0	0	0	0

Bit 7 **PREAMBLE_CFO_EN1**: 前导码第二阶 CFO 校准使能

0: 除能

1: 使能

仅当前导码为 4 个字节时, 即 $RXPMLN[1:0]=11b$ 时, 此位才能置 1。

Bit 6 **PREAMBLE_CFO_EN0**: 前导码第一阶 CFO 校准使能

0: 除能

1: 使能

Bit 5~0 **SDR[5:0]**: 相位提取后的解调器工作时钟

$SDR[5:0] + 1 = DMCLK / (8 \times DATA_RATE)$, 这里的 DATA_RATE 表示 RBCLK。

• DM3: 解调器控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	CSF_SW_EN	FD_MOD[6:0]						
R/W	R/W	R/W						
Reset	1	1	1	1	0	0	0	0

Bit 7 **CSF_SW_EN**: 通道选择滤波器自动频宽切换使能

0: 除能

1: 使能

Bit 6~0 **FD_MOD[6:0]**: 频率偏移调节器

$FD_MOD = \text{round}((h / (SDR[5:0] + 1)) \times 128)$; h = 解调系数

$SDR[5:0] + 1 = DMCLK / (8 \times DATA_RATE)$

• DM4: 解调器控制寄存器 4

Bit	7	6	5	4	3	2	1	0
Name	THOLD[3:0]				CFO_DSEL	—	PH_DIFF_MOD	PRE_CSF_EN
R/W	R/W				R/W	—	R/W	R/W
Reset	0	0	0	1	1	0	0	0

Bit 7~4 **THOLD[3:0]**: 检测错误阈值

THOLD[3:2]: 前导码检测错误位数

THOLD[1:0]: 同步码检测错误位数

Bit 3 **CFO_DSEL**: CFO 校准域选择

0: 模拟域

1: 数字域

Bit 2 保留, 必须设为“0”

Bit 1 **PH_DIFF_MOD**: 相位差提取模式设置

0: 相位提取范围 $[-\pi/2, \pi/2]$

1: 相位提取范围 $[-\pi, \pi]$

Bit 0 **PRE_CSF_EN**: 前导码匹配时接收滤波器带宽切换控制

0: 除能

1: 使能

• DM5: 解调器控制寄存器 5

Bit	7	6	5	4	3	2	1	0
Name	FD_HOLD[7:0]							
R/W	R/W							
Reset	0	0	1	1	0	0	0	0

Bit 7~0 **FD_HOLD[7:0]**: 前导码检测频率偏差阈值

• DM8: 解调器控制寄存器 8

Bit	7	6	5	4	3	2	1	0
Name	M_RATIO[7:0]							
R/W	R/W							
Reset	0	1	0	0	0	0	0	0

Bit 7~0 **M_RATIO[7:0]**: 用于 CFO 计算

$M_RATIO = \text{round}(1/(\text{MDIV}[5:0]+1) \times 2^8)$

Bank 0 控制寄存器

上电复位后，所有控制寄存器被设置为初始值。软件复位后，除了位于 XO3 寄存器的 LIRC_EN、LIRC_OP[4:0]、LIRC_OW 和 LIRCCAL_EN 位之外，其它控制寄存器也将恢复至初始值。而前述控制位在软件复位后保持不变。

地址	名称	位								
		7	6	5	4	3	2	1	0	
20h	OM	PWR_SOFT	BAND_SEL[1:0]		—	ACAL_EN	RTX_EN	RTX_SEL	SX_EN	
22h	SX1	—	D_N[6:0]							
23h	SX2	D_K[7:0]								
24h	SX3	D_K[15:8]								
25h	SX4	—	—	—	—	D_K[19:16]				
26h	STA1	—	—	—	CD_FLAG	—	OMST[2:0]			
28h	RSSI2	—				RSSI_CTHD[3:0]				
29h	RSSI3	RSSI_NEGDB[7:0]								
2Ah	RSSI4	RSSI_SYNC_OK[7:0]								
2Bh	ATR1	ATRCLK_DIV[1:0]	ATRCLKS	ATRTU	ATRCTM	ATRM[1:0]		ATR_EN		
2Ch	ATR2	ATRCYC[7:0]								
2Dh	ATR3	ATRCYC[15:8]								
2Eh	ATR4	ATTRXAP[7:0]								
2Fh	ATR5	ATTRXEP[7:0]								
30h	ATR6	ATTRXEP[15:8]								
31h	ATR7	ARKNM[3:0]			—	ATR_WDLY[1:0]		ARK_EN		
32h	ATR8	ARKRXAP[7:0]								
33h	ATR9	ATRCT[7:0]								
34h	ATR10	ATRCT[15:8]								
35h	ATR11	—				ATTRXAP[10:8]				
3Ch	XO1	XSHIFT[1:0]		—	XO_TRIM[4:0]					
3Dh	XO2	—	—	—	—	XODIV2	—			
3Eh	XO3	LIRCCAL_EN	LIRC_OW	LIRC_OP[4:0]				LIRC_EN		
3Fh	TX2	—			CT_PAD[3:0]					

注：地址 21h、27h 和 36h~3Bh 未列于此表格，是预留给将来使用。建议不要通过任何方式修改这些地址的初始值。

下面寄存器说明表格里的复位值指的是 Strobe 命令软件复位后的结果。

• **OM: 工作模式控制寄存器**

Bit	7	6	5	4	3	2	1	0
Name	PWR_SOFT	BAND_SEL[1:0]		—	ACAL_EN	RTX_EN	RTX_SEL	SX_EN
R/W	R/W	R/W		—	R/W	R/W	R/W	R/W
Reset	0	0	1	0	0	0	0	0

Bit 7 **PWR_SOFT**: RF 工作模式选择

- 0: RF 正常工作模式
- 1: RF 工程模式

Bit 6~5 **BAND_SEL[1:0]**: 频段选择 (当 PWR_SOFT=0)

- 00: 315MHz 频段
- 01: 433MHz 频段
- 10: 470~510MHz 频段
- 11: 868/915MHz 频段

Bit 4 保留, 必须设为 “0”

Bit 3 **ACAL_EN**: 自动校准使能

- 0: 除能
- 1: 使能

当此位置高, VCO 和 RC 校准都使能。当 VCO 和 RC 校准都完成后, 此位由硬件自动清零。

Bit 2 **RTX_EN**: RX 或 TX 模式使能

- 0: 除能
- 1: 使能

RX 或 TX 模式由 RTX_SEL 位选择之后, 此位置高将会使能所选的模式。

Bit 1 **RTX_SEL**: RX 或 TX 模式选择

- 0: RX 模式
- 1: TX 模式

Bit 0 **SX_EN**: 合成器使能 (Standby 模式使能控制)

- 0: 除能
- 1: 使能

此位置高将使能 PFD、CP 和 VCO 功能。

• **SX1: 小数 N 分频合成器控制寄存器 1**

Bit	7	6	5	4	3	2	1	0
Name	—	D_N[6:0]						
R/W	—	R/W						
Reset	0	0	0	1	1	0	1	1

Bit 7 保留, 必须设为 “0”

Bit 6~0 **D_N[6:0]**: RF 通道整数代码

$$D_N[6:0] = \text{floor}\{f_{RF}/[f_{XTAL}/(XODIV2+1)]\}$$

例如, 默认 XO=16MHz 且 RF 频段 = 433.92MHz:

$$\rightarrow 433.92\text{MHz}/16\text{MHz}=27.12$$

$$\rightarrow D_N=27$$

$$\rightarrow \text{Dec2Hex}(27)=1B$$

$$\rightarrow \text{Dec2Bin}(27)=001_1011$$

• SX2: 小数 N 分频合成器控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	D_K[7:0]							
R/W	R/W							
Reset	1	0	0	0	0	1	0	1

 Bit 7~0 **D_K[7:0]**: RF 通道小数代码低字节

• SX3: 小数 N 分频合成器控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	D_K[15:8]							
R/W	R/W							
Reset	1	1	1	0	1	0	1	1

 Bit 7~0 **D_K[15:8]**: RF 通道小数代码中间字节

• SX4: 小数 N 分频合成器控制寄存器 4

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	D_K[19:16]			
R/W	—	—	—	—	R/W			
Reset	0	0	0	0	0	0	0	1

Bit 7~4 保留, 必须设为“0000”

 Bit 3~0 **D_K[19:16]**: RF 通道小数代码高字节

$$D_K[19:0] = \text{floor}\{(f_{RF}/[f_{XTAL}/(XODIV2+1)] - D_N[6:0]) \times 2^{20}\}$$

例如, 默认 XO=16MHz 且 RF 频段 = 433.92MHz:

$$\rightarrow 433.92\text{MHz}/16\text{MHz}=27.12$$

$$\rightarrow D_K=0.12 \times 2^{20}=125829$$

$$\rightarrow \text{Dec2Hex}(125829)=1\text{EB}85$$

$$\rightarrow \text{Dec2Bin}(125829)=0001_1110_1011_1000_0101$$

• STA1: 状态控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	CD_FLAG	—	OMST[2:0]		
R/W	—	—	—	R	—	R		
Reset	0	0	0	0	0	0	0	0

Bit 7~5 保留, 必须设为“000”

 Bit 4 **CD_FLAG**: 载波检测标志位 (只读)

当 DEMOD_EN 拉高且载波检测没问题时, 此标志位将被硬件置高。这里的 DEMOD_EN 高电平是内部信号, 在 Direct 模式 (DIR_EN=1) 下由内部状态机产生, 或在 Burst 模式 (DIR_EN=0) 下接收到 RX 命令后产生。此标志位在 RX_EN 上升沿时被自动清零。这里说的 RX_EN 上升沿在 Direct 模式下设置 RTX_SEL=0 且 RTX_EN=1 后由内部状态机产生, 或在 Burst 模式下接收到 RX 命令后产生。

Bit 3 保留, 必须设为“0”

 Bit 2~0 **OMST[2:0]**: 工作模式状态指示 (只读)

000: Deep Sleep 模式

001: Idle 模式

010: Light Sleep 模式

011: Standby 模式

100: TX 模式

101: RX 模式
 110: VCO 校准模式
 111: 未定义

• **RSSI2: RSSI 控制寄存器 2**

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	RSSI_CTHD[3:0]			
R/W	—	—	—	—	R/W			
Reset	0	0	0	0	1	0	1	0

Bit 7~4 保留, 必须设为“0000”

Bit 3~0 **RSSI_CTHD[3:0]**: 载波检测 RSSI 阈值
 $(RSSI_CTHD[3:0] \times 2 + 1) + 74 = \text{载波检测 RSSI 阈值}$

• **RSSI3: RSSI 控制寄存器 3**

Bit	7	6	5	4	3	2	1	0
Name	RSSI_NEGDB[7:0]							
R/W	R							
Reset	0	0	0	0	0	0	0	0

Bit 7~0 **RSSI_NEGDB[7:0]**: RSSI 值 (单位: -dB)
 此值为实时测量值。

• **RSSI4: RSSI 控制寄存器 4**

Bit	7	6	5	4	3	2	1	0
Name	RSSI_SYNC_OK[7:0]							
R/W	R							
Reset	0	0	0	0	0	0	0	0

Bit 7~0 **RSSI_SYNC_OK[7:0]**: 同步码检测正确时的 RSSI 快摄值

• **ATR1: 自动 TX/RX 控制寄存器 1**

Bit	7	6	5	4	3	2	1	0
Name	ATRCLK_DIV[1:0]		ATRCLKS	ARTTU	ATRCTM	ATRM[1:0]		ATR_EN
R/W	R/W		R/W	R/W	R/W	R/W		R/W
Reset	1	1	0	0	1	0	0	0

Bit 7~6 **ATRCLK_DIV[1:0]**: ATR 时钟频率分频

00: 1/1, ATRCLK=32768Hz
 01: 1/4, ATRCLK=8192Hz
 10: 1/8, ATRCLK=4096Hz
 11: 1/16, ATRCLK=2048Hz

Bit 5 **ATRCLKS**: ATRCLK 时钟源选择

0: 来自内部 LIRC 时钟
 1: 来自 GIO_n 引脚的外部 ROSC_i 时钟输入

Bit 4 **ARTTU**: 自动 TRX 单位时间选择

0: 250μs
 1: 1ms, 用于支持低数据速率应用

此位用于选择 ATR RX 有效周期 (ATTRXAP[10:0])、ATR RX 扩展周期 (ATTRXEP[15:0]) 以及 ARK RX 有效周期 (ARKRXAP[7:0]) 的单位时间。

- Bit 3 **ATRCTM**: 自动 TRX 定时模式选择
 0: 单次模式, 每次发生 ATR 事务时启动 ATRCT 定时器
 1: 连续模式, 接收到 Idle 命令时启动 ATRCT 定时器, 当 ATR_EN=0 或者 ATRCTM=0 时停止 ATRCT 定时器
- Bit 2~1 **ATRM[1:0]**: 自动 TRX 模式选择
 00: ATR WOT 模式
 01: ATR WOR 模式
 10/11: ATR WTM 模式
- Bit 0 **ATR_EN**: 自动 TRX 使能
 0: 除能
 1: 使能
 当工作模式状态由 Deep Sleep/Light Sleep 模式切换到 Idle 模式时 ATR 功能启动。

• **ATR2: 自动 TX/RX 控制寄存器 2**

Bit	7	6	5	4	3	2	1	0
Name	ATRCYC[7:0]							
R/W	R/W							
Reset	1	1	1	1	1	1	1	1

Bit 7~0 **ATRCYC[7:0]**: ATRCT 定时器界限值低字节

• **ATR3: 自动 TX/RX 控制寄存器 3**

Bit	7	6	5	4	3	2	1	0
Name	ATRCYC[15:8]							
R/W	R/W							
Reset	0	0	0	0	1	1	1	1

Bit 7~0 **ATRCYC[15:8]**: ATRCT 定时器界限值高字节
 唤醒周期 = ATRCLK 周期 × ATRCYC[15:0] + LIRCCLK 周期, ATRCYC[15:0] ≠ 0。默认唤醒周期为 2 秒。

• **ATR4: 自动 TX/RX 控制寄存器 4**

Bit	7	6	5	4	3	2	1	0
Name	ATRRXAP[7:0]							
R/W	R/W							
Reset	0	0	1	0	0	1	1	1

Bit 7~0 **ATRRXAP[7:0]**: ATR RX 有效周期低字节
 ATR RX 有效周期高字节 ATRRXAP[10:8] 位于 ATR11 寄存器。
 有效周期 = 单位时间 × (ATRRXAP[10:0] + 1); 单位时间为 250μs 或 1ms, 由 ATRTU 位决定。由于默认的单位时间是 250μs, 默认的 ATR RX 有效周期为 10ms。

• **ATR5: 自动 TX/RX 控制寄存器 5**

Bit	7	6	5	4	3	2	1	0
Name	ATRRXEP[7:0]							
R/W	R/W							
Reset	1	0	0	0	1	1	1	1

Bit 7~0 **ATRRXEP[7:0]**: ATR RX 扩展周期低字节

• ATR6: 自动 TX/RX 控制寄存器 6

Bit	7	6	5	4	3	2	1	0
Name	ATTRXEP[15:8]							
R/W	R/W							
Reset	0	0	0	0	0	0	0	1

Bit 7~0 **ATTRXEP[15:8]**: ATR RX 扩展周期高字节

扩展周期 = 单位时间 × (ATTRXEP[15:0]+1); 单位时间为 250μs 或 1ms, 由 ATRTU 位决定。由于默认的单位时间是 250μs, 默认的 ATR RX 扩展周期为 100ms。

• ATR7: 自动 TX/RX 控制寄存器 7

Bit	7	6	5	4	3	2	1	0
Name	ARKNM[3:0]				–	ATR_WDLY[1:0]		ARK_EN
R/W	R/W				–	R/W		R/W
Reset	0	1	1	1	0	0	1	0

Bit 7~4 **ARKNM[3:0]**: ARK 重复周期次数

最大重复周期次数 = ARKNM[3:0]+1

Bit 3 保留, 必须设为“0”

Bit 2~1 **ATR_WDLY[1:0]**: 自动唤醒延迟时间

00: 244μs

01: 488μs

10: 732μs

11: 976μs

Bit 0 **ARK_EN**: 自动重发 /ACK 使能

0: 除能

1: 使能

• ATR8: 自动 TX/RX 控制寄存器 8

Bit	7	6	5	4	3	2	1	0
Name	ARKRXAP[7:0]							
R/W	R/W							
Reset	0	0	1	0	0	1	1	1

Bit 7~0 **ARKRXAP[7:0]**: ARK RX 有效周期

有效周期 = 单位时间 × (ARKRXAP[7:0]+1); 单位时间为 250μs 或 1ms, 由 ATRTU 位决定。由于默认的单位时间是 250μs, 默认的 ARK RX 有效周期为 10ms。

• ATR9: 自动 TX/RX 控制寄存器 9

Bit	7	6	5	4	3	2	1	0
Name	ATRCT[7:0]							
R/W	R/W							
Reset	0	0	0	0	0	0	0	0

Bit 7~0 **ATRCT[7:0]**: ATR 周期定时器低字节

• ATR10: 自动 TX/RX 控制寄存器 10

Bit	7	6	5	4	3	2	1	0
Name	ATRCT[15:8]							
R/W	R/W							
Reset	0	0	0	0	0	0	0	0

Bit 7~0 **ATRCT[15:8]**: ATR 周期定时器高字节

读 ATRCT[15:0] 将得到当前计数值。由于 8 位 SPI 数据长度的限制，读取 ATR9 寄存器时会快速抓取完整的 16 位数据放入读取寄存器缓冲器。用户需连续读取 ATR9 和 ATR10 寄存器 (不被间断) 才能得到正确数据。

写数据到 ATRCT[15:0] 将更新计数值。先写 ATR9 寄存器再写 ATR10 寄存器才能触发 ATRCT 写功能。此定时器的更新机制用于双向 RF 系统调整主从端时隙。

• ATR11: 自动 TX/RX 控制寄存器 11

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	ATRRXAP[10:8]		
R/W	—	—	—	—	—	R/W		
Reset	0	0	0	0	0	0	0	0

Bit 7~3 保留，必须设为“00000”

Bit 2~0 **ATRRXAP[10:8]**: ATR RX 有效周期高字节

ATR RX 有效低字节 ATRRXAP[7:0] 位于 ATR4 寄存器。

有效周期 = 单位时间 × (ATRRXAP[10:0]+1); 单位时间为 250μs 或 1ms, 由 ATRTU 位决定。由于默认的单位时间是 250μs, 默认的 ATR RX 有效周期为 10ms。

• XO1: XO 控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	XSHIFT[1:0]		—	XO_TRIM[4:0]				
R/W	R/W		—	R/W				
Reset	0	0	0	1	0	0	0	0

Bit 7~6 **XSHIFT[1:0]**: XO 负载电容粗调，适用于不同的晶体 C_{LOAD}

Bit 5 保留，必须设为“0”

Bit 4~0 **XO_TRIM[4:0]**: XO 负载电容微调

XO1 寄存器建议值如下表所示 (此处建议值基于 YOKETAN 公司生产的晶振 (XO) 所得)

CLOAD	12pF	16pF	20pF
49US 16MHz XO	1Bh	52h	8Fh
3225MD 16MHz XO	40h	5Dh	90h

49US 16MHz XO

12pF C_{LOAD}: 默认设定为 1Bh。频率误差在 ±40ppm 范围内，调整一次代码偏移 -3.9ppm。

16pF C_{LOAD}: 默认设定为 52h。频率误差在 ±40ppm 范围内，调整一次代码偏移 -2.25ppm。

20pF C_{LOAD}: 默认设定为 8Fh。频率误差在 ±40ppm 范围内，调整一次代码偏移 -1.4ppm。

3225SMD 16MHz XO

12pF C_{LOAD}: 默认设定为 40h。频率误差在 ±20ppm 范围内，调整一次代码偏移 -0.7ppm。

16pF C_{LOAD}: 默认设定为 5Dh。频率误差在 ±20ppm 范围内，调整一次代码偏移 -0.46ppm。

20pF C_{LOAD}: 默认设定为 90h。频率误差在 ±20ppm 范围内，调整一次代码偏移 -0.34ppm。

• XO2: XO 控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	XODIV2	—	—	—
R/W	—	—	—	—	R/W	—	—	—
Reset	0	0	0	0	0	0	1	1

Bit 7~4 保留，必须设为“0000”

Bit 3 **XODIV2**: XO 输出除以 2 使能控制

0: 除能
1: 使能

注: $f_{XTAL}=16\text{MHz}$, XODIV2 必须为“0”。

Bit 2~0 保留，必须设为“011”

• XO3: XO 控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	LIRCCAL_EN	LIRC_OW	LIRC_OP[4:0]				LIRC_EN	
R/W	R/W	R/W	R/W				R/W	
POR	0	0	0	1	1	0	1	0

Bit 7 **LIRCCAL_EN**: LIRC 校准使能控制

0: 除能
1: 使能

Bit 6 **LIRC_OW**: LIRC 覆写控制

0: LIRC_OP[4:0] 来自校准引擎
1: LIRC_OP[4:0] 来自控制寄存器

Bit 5~1 **LIRC_OP[4:0]**: LIRC 调整

写数据到 LIRC_OP[4:0] 之后，此值在 LIRC_OW 位置高后生效。当从 LIRC_OP[4:0] 读取数据时，实际数据源取决于 LIRC_OW 位的设置。

Bit 0 **LIRC_EN**: LIRC 使能控制

0: 除能
1: 使能

• TX2: TX 控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	CT_PAD[3:0]			
R/W	—	—	—	—	R/W			
Reset	0	0	0	0	1	0	0	0

Bit 7~4 保留，必须设为“0000”

Bit 3~0 **CT_PAD[3:0]**: RF 输出功率控制

该芯片提供 10dBm 和 13dBm 两种输出功率。

RF 输出功率	CT_PAD[3:0]	
	433MHz	868MHz
13dBm	Dh	Fh
10dBm	9h	Ah

注: 输出功率可能会因不同的匹配元件和在 PCB 上的位置而变化。这些匹配的变化会明显影响到 5dBm 以下的输出功率。

Bank 1 控制寄存器

上电复位后，所有控制寄存器被设置为初始值。软件复位后，这些控制寄存器也将恢复至初始值。

地址	名称	位							
		7	6	5	4	3	2	1	0
21h	AGC2	SAT_SEL[1:0]		—				AGC_CMP_THD[1:0]	
22h	AGC3	CDRST_THD_SEL[1:0]		ENVAVG_SEL[1:0]		—		IF_DETOK_THD[2:0]	
23h	AGC4	GAIN_SEL[3:0]				—		AGC_ST[2:0]	
24h	AGC5	—					AGC_FSEL[1:0]		
26h	AGC7	GAIN_STB[7:0]							
2Ch	FCF1	—		SFRATIO[1:0]		—			
2Dh	FCF2	FSCALE[7:0]							
2Eh	FCF3	—				FSCALE[11:8]			
2Fh	FCF4	CF_B12[7:0]							
30h	FCF5	—					CF_B12[9:8]		
31h	FCF6	CF_B13[7:0]							
32h	FCF7	—					CF_B13[9:8]		
33h	FCF8	CF_A12[7:0]							
34h	FCF9	—					CF_A12[9:8]		
35h	FCF10	CF_A13[7:0]							
36h	FCF11	—					CF_A13[9:8]		
37h	FCF12	CF_B22[7:0]							
38h	FCF13	—					CF_B22[9:8]		
39h	FCF14	CF_B23[7:0]							
3Ah	FCF15	—					CF_B23[9:8]		
3Bh	FCF16	CF_A22[7:0]							
3Ch	FCF17	—					CF_A22[9:8]		
3Dh	FCF18	CF_A23[7:0]							
3Eh	FCF19	—					CF_A23[9:8]		

注：地址 20h、25h、27h~2Bh 和 3Fh 未列于此表格，是预留给将来使用。建议不要通过任何方式修改这些地址的初始值。

下面寄存器说明表格里的复位值指的是 Strobe 命令软件复位后的结果。

• AGC2: AGC 控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	SAT_SEL[1:0]		—		—		AGC_CMP_THD[1:0]	
R/W	R/W		—		—		R/W	
Reset	0	1	0	0	0	0	0	0

Bit 7~6 **SAT_SEL[1:0]**: 饱和检测阈值选择

00: -6dBFS

01: -8dBFS

10: -10dBFS

11: -12dBFS

注：“FS”表示 ADC 输出满额。

Bit 5~2 保留，必须设为“0000”

Bit 1~0 **AGC_CMP_THD[1:0]**: AGC 比较次数阈值
 00: 连续的 AGC 比较直到检测到 SYNCWORD
 01~11: 比较次数阈值

• **AGC3: AGC 控制寄存器 3**

Bit	7	6	5	4	3	2	1	0
Name	CDRST_THD_SEL[1:0]		ENVAVG_SEL[1:0]		—	IF_DETOK_THD[2:0]		
R/W	R/W		R/W		—	R/W		
Reset	0	0	1	0	0	1	0	0

Bit 7~6 **CDRST_THD_SEL[1:0]**: 复位 AGC 的载波信号阈值

CDRST_THD_SEL[1:0]	GAIN_SEL[3:0]		
	0010b	0011b	其它值
00b	-32dBFS	-41dBFS	-48dBFS
01b	-35dBFS	-44dBFS	-48dBFS
10b	-38dBFS	-47dBFS	-48dBFS
11b	-41dBFS	-48dBFS	-48dBFS

若 AGC 操作完成且检测到的信号强度低于预设值时，AGC 进程复位并重新开始。

Bit 5~4 **ENVAVG_SEL[1:0]**: 包络检测平均比率选择
 00: 1/16
 01: 1/32
 10: 1/64
 11: 1/128

Bit 3 保留，必须设为“0”

Bit 2~0 **IF_DETOK_THD[2:0]**: IF 检测正常阈值
 经过一段增益稳定时间(由 AGC7 寄存器决定)后，AGC 电路在开始检测 IF 信号强度前会先等待 (IF_DETOK_THD×8) 个 ADCLK 周期。

• **AGC4: AGC 控制寄存器 4**

Bit	7	6	5	4	3	2	1	0
Name	GAIN_SEL[3:0]				—	AGC_ST[2:0]		
R/W	R				—	R		
Reset	0	0	0	1	0	0	0	1

Bit 7~4 **GAIN_SEL[3:0]**: 增益曲线选择

0000: 未选择增益曲线
 0001: 选择最大增益
 0111: 选择最小增益

有效值范围为 0000~0111。硬件自动选择增益。该字段和 CDRST_THD_SEL[1:0] 字段共同决定复位 AGC 的载波信号强度阈值，详见 AGC3 寄存器描述。

Bit 3 保留，必须设为“0”

Bit 2~0 **AGC_ST[2:0]**: AGC 状态机的状态
 000~001: AGC 未完成
 111: AGC 完成

• AGC5: AGC 控制寄存器 5

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	AGC_FSEL[1:0]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	0	0

Bit 7~2 保留, 必须设为“000000”

Bit 1~0 **AGC_FSEL[1:0]**: AGC 滤波器配置

AGC_FSEL[1]: HPF 通带设定

0: 5/32 ADCLK

1: 6/32 ADCLK

AGC_FSEL[0]: LPF 通带设定

0: 17/320 ADCLK

1: 17/256 ADCLK

ADCLK=0.5×XCLK。XCLK=16MHz, 建议设置 AGC_FSEL[1:0]=00b。

• AGC7: AGC 控制寄存器 7

Bit	7	6	5	4	3	2	1	0
Name	GAIN_STB[7:0]							
R/W	R/W							
Reset	0	0	1	1	0	0	0	0

Bit 7~0 **GAIN_STB[7:0]**: 增益稳定计数

增益稳定延迟计数 (单位: ADCLK 周期)=GAIN_STB[7:0]×2

• FCF1: 滤波器系数控制寄存器 1

Bit	7	6	5	4	3	2	1	0
Name	—	—	SFRATIO[1:0]		—	—	—	—
R/W	—	—	R/W		—	—	—	—
Reset	0	0	0	0	0	1	1	0

Bit 7~6 保留, 必须设为“00”

Bit 5~4 **SFRATIO[1:0]**: 平滑滤波器比率选择

00: 1/1

01: 1/16

10: 1/64

11: 1/128

Bit 3~0 保留, 必须设为“0110”

• FCF2: 滤波器系数控制寄存器 2

Bit	7	6	5	4	3	2	1	0
Name	FSCALE[7:0]							
R/W	R/W							
Reset	0	1	0	0	0	1	0	0

Bit 7~0 **FSCALE[7:0]**: 频率偏移比例参数低字节

• FCF3: 滤波器系数控制寄存器 3

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	FSCALE[11:8]			
R/W	—	—	—	—	R/W			
Reset	0	0	0	0	0	1	0	0

Bit 7~4 保留, 必须设为“0000”

Bit 3~0 **FSCALE[11:8]**: 频率偏移比例参数高字节

如果数据率为 100Kbps~250Kbps, 则 FSCALE 参考 Lookup Table 建议设定值。

如果数据率 < 100Kbps, 则 FSCALE 的值如下:

$FSCALE[11:0] = \text{round}((h \times f_s / f_{XTAL} / (XODIV2 + 1)) \times 2^{15})$, 其中 h 为解调系数, 通过频率偏移和数据字符率计算: $h = (2 \times \text{频率偏移}) / (\text{数据字符率})$ 。

• FCF4: 滤波器系数控制寄存器 4

Bit	7	6	5	4	3	2	1	0
Name	CF_B12[7:0]							
R/W	R/W							
Reset	1	0	0	0	0	1	0	1

• FCF5: 滤波器系数控制寄存器 5

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_B12[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	1	0

• FCF6: 滤波器系数控制寄存器 6

Bit	7	6	5	4	3	2	1	0
Name	CF_B13[7:0]							
R/W	R/W							
Reset	1	0	0	0	1	0	1	0

• FCF7: 滤波器系数控制寄存器 7

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_B13[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	0	0

• FCF8: 滤波器系数控制寄存器 8

Bit	7	6	5	4	3	2	1	0
Name	CF_A12[7:0]							
R/W	R/W							
Reset	0	0	0	1	0	0	1	0

• FCF9: 滤波器系数控制寄存器 9

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_A12[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	0	0

当数据速率在 49Kbps~2Kbps 范围内时，需要进行以下平滑滤波。

$$CF_A12[9:0]=\text{mod}(2^{10}+[(SFRATIO[1:0]-1)\times 2^8], 2^{10})$$

• FCF10: 滤波器系数控制寄存器 10

Bit	7	6	5	4	3	2	1	0
Name	CF_A13[7:0]							
R/W	R/W							
Reset	0	0	1	0	1	0	1	1

• FCF11: 滤波器系数控制寄存器 11

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_A13[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	1	1

• FCF12: 滤波器系数控制寄存器 12

Bit	7	6	5	4	3	2	1	0
Name	CF_B22[7:0]							
R/W	R/W							
Reset	0	0	0	1	0	1	0	0

• FCF13: 滤波器系数控制寄存器 13

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_B22[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	0	1

• FCF14: 滤波器系数控制寄存器 14

Bit	7	6	5	4	3	2	1	0
Name	CF_B23[7:0]							
R/W	R/W							
Reset	0	0	1	0	0	0	0	1

• FCF15: 滤波器系数控制寄存器 15

Bit	7	6	5	4	3	2	1	0
Name	–	–	–	–	–	–	CF_B23[9:8]	
R/W	–	–	–	–	–	–	R/W	
Reset	0	0	0	0	0	0	0	0

• FCF16: 滤波器系数控制寄存器 16

Bit	7	6	5	4	3	2	1	0
Name	CF_A22[7:0]							
R/W	R/W							
Reset	0	1	1	1	1	0	0	0

• FCF17: 滤波器系数控制寄存器 17

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_A22[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	0	0

• FCF18: 滤波器系数控制寄存器 18

Bit	7	6	5	4	3	2	1	0
Name	CF_A23[7:0]							
R/W	R/W							
Reset	0	0	1	0	1	0	0	0

• FCF19: 滤波器系数控制寄存器 19

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CF_A23[9:8]	
R/W	—	—	—	—	—	—	R/W	
Reset	0	0	0	0	0	0	0	0

FCF4~FCF19 寄存器定义了 8 组 IIR 系数，不同 XTAL 时钟情况下这些寄存器的建议设定值如下面表格所示。

f_{XTAL}	16MHz	16MHz	16MHz	16MHz	16MHz
f_s	250Kbps	125Kbps	50Kbps	10Kbps	2Kbps
f_d	93.75kHz	46.875kHz	18.75kHz	40kHz	8kHz
D_K[19:0] (H)	$f_{RF}/[f_{XTAL}/(XODIV2+1)]$, 取小数				
D_N[6:0] (H)	$f_{RF}/[f_{XTAL}/(XODIV2+1)]$, 取整数				
SFRATIO[1:0] (D)	0	0	0	1	3
FSCALE[11:0] (H)	294	119	4C	A4	20
CF_B12[9:0] (H)	2CA	01D	0	0	0
CF_B13[9:0] (H)	062	346	0	0	0
CF_A12[9:0] (H)	358	022	0	310	302
CF_A13[9:0] (H)	3E9	331	0	0	0
CF_B22[9:0] (H)	3B3	386	0	0	0
CF_B23[9:0] (H)	03E	012	0	0	0
CF_A22[9:0] (H)	3E9	008	0	0	0
CF_A23[9:0] (H)	039	008	0	0	0

Bank 2 控制寄存器

上电复位后，所有控制寄存器被设置为初始值。软件复位后，这些控制寄存器也将恢复至初始值。

地址	名称	位							
		7	6	5	4	3	2	1	0
26h	RSV1	保留							
27h	RSV2	保留							
28h	RSV3	保留							
29h	RSV4	保留							
2Dh	RSV5	保留							
2Eh	RSV6	保留							
2Fh	RVS7	保留							
30h	RSV8	保留							
31h	RSV9	保留							
34h	RSV10	保留							
3Ah	RSV11	保留							

注：未列于此表格的地址，是预留给将来使用。建议不要通过任何方式修改这些地址的初始值。

Bank 2 寄存器的建议设置值如下标所示。

地址	名称	频段	
		433MHz	868MHz
26h	RSV1	03h	
27h	RSV2	88h	
28h	RSV3	A3h	
29h	RSV4	80h	
2Dh	RSV5	16h	
2Eh	RSV6	64h	74h
2Fh	RSV7	44h/54h ($\geq 100\text{Kbps}$: 54h)	
30h	RSV8	00h	
31h	RSV9	64h	
34h	RSV10	BCh	9Ch
3Ah	RSV11	94h	

特殊功能说明

Sub-1GHz RF 收发器

BC3602 采用完全集成的低中频接收器架构。接收到的信号先经过一个低噪声放大器 (LNA) 进行放大，接着通过一个正交混频器将频率向下转换为中频。混频器输出信号经过通道选择滤波器进行滤波，滤除不必要的带外干扰和图像信号。经过滤波后，中频信号经过一个模拟可编程增益放大器 (PGA) 进行放大。接着使用一个 10 位 $\Sigma\Delta$ A/D 转换器将放大后的中频信号数字化。

BC3602 内置一个自动增益控制 (AGC) 单元，可根据数字调制解调器产生的 RSSI 来调节接收器增益。此 AGC 功能使得 BC3602 可在灵敏度级别至 +10dBm 输入功率范围之内工作。

BC3602 采用完全内置的小数 N 分频合成器，包含 RF VCO、回路滤波器、内带负载电容的数字控制晶振。在 PCB 上装 VCO 负载电感可降低 VCO 谐振频率，从而实现 4.2mA 的 RX 模式电流损耗。小数 N 分频合成器架构允许用户将其潜在应用扩展至更广泛的频率范围。

传输会话采用 VCO 直接调制架构。与传统的直接上变频发送器不同，这里利用小数 N 分频合成器的优势直接将 GFSK 调制信号接入 VCO。因此，布局面积和电流损耗都比传统直接上变频发送器的小很多。精细的分辨率可产生低 FSK 误差的 GFSK 信号。调制好的信号接入一个 E 类功率放大器 (PA)，最大输出功率可达 +13dBm。

串行接口

BC3602 通过一个 3 线 SPI 接口 (CSN, SCK, SDIO) 或一个 4 线串行接口 (SDO 位于 GIO1 或 GIO2) 与主控 MCU 通信，数据速率高达 4Mbps。一笔 SPI 传输其实就是一个 $(8+8 \times n)$ 位的序列，包含一个 8 位的命令和 $n \times 8$ 位数据，其中 n 可以是 0 或者任何自然数。若 n 大于地址边界，则会返回地址 0。主控 MCU 要访问 BC3602 时应将 CSN (SPI 芯片选择) 引脚拉低。用户可通过 SPI 接口访问控制寄存器并发出 Strobe 命令。当写数据到 RF 芯片时，SPI 数据会在 SCK 信号上升沿时存入对应寄存器。若从 RF 芯片寄存器读取数据，当输入目标寄存器地址后，每一个位数据会在 SCK 信号下降沿时传出。

命令 (8 位)								数据 (8 位)							
C7	C6	C5	C4	C3	C2	C1	C0	D7	D6	D5	D4	D3	D2	D1	D0

SPI 命令格式

有两种命令，一种是只有 1 个字节的命令，即 CmdO；另一种是 1 个字节命令加 n 个字节数据，即 CmdD。

C7	C6	C5	C4	C3	C2	C1	C0	说明	CmdO	CmdD
0	1	A5	A4	A3	A2	A1	A0	写入控制寄存器		√
1	1	A5	A4	A3	A2	A1	A0	读取控制寄存器		√
0	0	1	x	x	x	B1	B0	设置寄存器存储区	√	
0	0	0	1	x	x	x	0	写同步码命令		√
1	0	0	1	x	x	x	0	读同步码命令		√
0	0	0	1	x	x	x	1	TX FIFO 写命令		√
1	0	0	1	x	x	x	1	RX FIFO 读命令		√
1	0	0	1	1	1	1	1	读取芯片 ID 命令		√
0	0	0	0	1	0	0	0	软件复位命令	√	
0	0	0	0	1	0	0	1	TX FIFO 地址指针复位命令	√	
1	0	0	0	1	0	0	1	RX FIFO 地址指针复位命令	√	
0	0	0	0	1	0	1	0	Deep Sleep 模式	√	
0	0	0	0	1	0	1	1	Idle 模式	√	
0	0	0	0	1	1	0	0	Light Sleep 模式	√	
0	0	0	0	1	1	0	1	Standby 模式	√	
0	0	0	0	1	1	1	0	TX 模式	√	
1	0	0	0	1	1	1	0	RX 模式	√	


A5~A0: 控制寄存器地址；

x: 硬件上无关，但建议软件设置为 0；


B1~B0: Bank 编号

- 注：
1. 此芯片支持多字节读 / 写操作，每次读或写操作后地址自动递增。
 2. 在单个 CSN 使能周期内，每个读 / 写命令之后允许软件读 / 写多个字节。
 3. 在 Sleep 模式下，GIO 引脚维持上一个工作模式时的电平状态。
 4. 芯片 ID 是一个 2 字节数据。

SPI 时序




3 线 SPI 接口写入 1 个字节数据




3 线 SPI 接口读取 1 个字节数据

系统时钟

BC3602 的主要系统时钟来自 XTAL 晶振。各种功能模块的所有内部操作时钟都来自此晶振。



频率合成器



RF 收发器频率由一个高分辨率的小数 N Delta Sigma 频率合成器产生。通过合理设置 $D_N[6:0]$ 和 $D_K[19:0]$ ，可产生一个低噪声 LO 频率，适用于各种无线电规范标准，如 ETSI EN 和 FCC 等等。在 RX 模式下，此合成器可为 RX 混频器操作提供一个 LO-IF 频率，通过配置 $RXIFOS[11:0]$ 产生所需的 IF 偏移量。当数据速率大于等于 200Kbps 时，IF 须设为 300kHz，否则 IF 应设置为 200kHz。在 TX 模式下，调制器可提供额外的基带数据频率偏移波。

$$D_N[6:0] = \text{Floor} \left(\frac{f_{RF}}{f_{XTAL}/(XODIV2+1)} \right)$$

$$D_K[19:0] = \text{Floor} \left(\left(\frac{f_{RF}}{f_{XTAL}/(XODIV2+1)} - D_N[6:0] \right) \times 2^{20} \right)$$

$$RXIFOS[11:0] = \text{Floor} \left(\left(\frac{f_{IF}}{f_{XTAL}/(XODIV2+1)} \right) \times 2^{17} \right)$$

调制器

BC3602 支持 GFSK 调制。此芯片内置一个 $BT=0.5$ 的高斯滤波器以实现脉冲平滑的目的。发送器的频率偏移 f_{DEV} 由 $FSCALE[11:0]$ 位设定。 $FSCALE[11:0]$ 的值取决于解调器系数 h 、XO 输出除以 2 控制位 $XODIV2$ 、数据速率 f_s 以及 f_{XTAL} 。

$$h = \frac{2 \times f_{DEV}}{f_s}$$

$$FSCALE[11:0] = \text{round} \left(\left(h \times \frac{f_s}{f_{XTAL}/(XODIV2+1)} \right) \times 2^{15} \right), \text{ 取最低 12 位}$$

对于低数据速率 ($\leq 10\text{Kbps}$) 应用，解调系数建议值为 8。对于高数据速率 ($\geq 50\text{Kbps}$) 应用，解调器系数建议为 0.75。当数据速率介于前面这两个值之间时，确保频率偏移高于 20kHz。

当数据速率大于等于 100Kbps 时， $FSCALE$ 字段需乘以一个比例因数。数据速率大于等于 100Kbps 时 $FSCALE$ 的建议值，在滤波器系数控制寄存器之后的表格里有提供。

状态机

BC3602 有 7 种工作模式。所有工作模式以及对应的关键功能开启 / 关闭状态如下所示。


1. Power Down 模式
2. Deep Sleep 模式

- 3. Light Sleep 模式
- 4. Standby 模式
- 5. Idle 模式
- 6. TX 模式
- 7. RX 模式

模式	寄存器保存	3.3V	LIRC	稳压器	XO	Standby+VCO	TX	RX	Strobe 命令
Power Down	No	OFF	OFF	OFF	OFF	OFF	OFF	OFF	—
Deep Sleep	Yes	ON	OFF	OFF	OFF	OFF	OFF	OFF	0000_1010
Light Sleep	Yes	ON	OFF	ON	ON	OFF	OFF	OFF	0000_1100
Idle	Yes	ON	ON	OFF	OFF	OFF	OFF	OFF	0000_1011
Standby	Yes	ON	OFF	ON	ON	ON	OFF	OFF	0000_1101
TX	Yes	ON	OFF	ON	ON	ON	ON	OFF	0000_1110
RX	Yes	ON	OFF	ON	ON	ON	OFF	ON	1000_1110

TX/RX FIFO 模式 (DIR_EN=0) 状态机


若 DIR_EN 位为 0，芯片模式切换通过主控 MCU 发送 Strobe 命令来实现，且 TX/RX 数据来自数据包处理硬件。




FIFO 模式状态方框图

BC3602 初始状态为 Power Down 模式。芯片完成内部上电复位后先进入 Deep Sleep 模式，等待来自主控 MCU 的 Strobe 命令。若接收到 Light Sleep 命令，芯片将使能内部 LDO、起振 XO 并进入 Light Sleep 模式。在此模式下，若有需要主控 MCU 可让 BC3602 执行校准功能。若要进行正常的 TRX 操作，主控 MCU 可发送 RX 或 TX 命令给芯片。当芯片接收到 TX 或 RX 命令后，会先进入 Standby 模式并持续一段时间，此时间称为 TX/RX 设置时间。经过这段设置时间后，芯片将进入 RX 或者 TX 模式。芯片保持 TX/RX 状态直到 TX/RX 操作完成。这之后芯片自动返回 Light Sleep 模式。


针对低功耗周期性无线传输，该芯片支持低功耗 Idle 模式，在此模式下 LIRC 和唤醒定时器开启。合理设置定时器并发送 Idle 命令，芯片将关闭 LDO 和 XO 并进入 Idle 模式。芯片保持 Idle 模式直到达到定时器定时时间，与此同时芯片通过 GIO 发送一个中断请求以唤醒主控 MCU。接着，主控 MCU 可让芯片进入 Light Sleep 模式，接着再执行 TX/RX 相关操作。当 TX/RX 操作完成，主控 MCU 可发送 Idle 命令给芯片使其再次进入 Idle 模式。



FIFO 模式 TX 时序图



FIFO 模式 RX 时序图



Note: VCO Cal. (VCO Calibration) time: ~152μs@433MHz / ~96μs@868MHz.

周期性 TX/RX 时序


TX/RX Direct 模式 (DIR_EN=1) 状态机

若设置 DIR_EN 为 1, TX 数据由主控 MCU 直接发送给 BC3602, RX 数据由 BC3602 直接发送给主控 MCU。为了简化 BC3602 与主控 MCU 之间的数据位时钟同步, 设置 GIO3S[3:0] 或 GIO4S[3:0], BC3602 便可从 GIO3 或 GIO4 输出 TBCLK/RBCLK 时钟。TBCLK 和 RBCLK 都是 50/50 占空比周期。在发送模式下, 主控 MCU 在 TBCLK 信号上升沿时输出位数据, BC3602 在 TBCLK 信号的下降沿时采样 TX 位数据。在接收模式下, 主控 MCU 在 RBCLK 信号上升沿时接收数据, BC3602 在 RBCLK 信号下降沿时输出位数据。主控 MCU 可设置 GIO1S[2:0]/GIO2S[2:0] 选择 GIO1/GIO2 用于 TX/RX 位数据传输。


若要在 Direct 模式下进行 TX 操作, 主控 MCU 需设置 OM[1:0], 即 RTX_SEL 和 SX_EN 位, 为 “11” 以选中 TX 模式并先让 BC3602 进入 Standby 模式。接着设置 OM[2], 即 RTX_EN 位, 为 “1” 使 BC3602 开始发送 TX 数据。一旦主控 MCU 将 OM[2:0] 位设置为 “000”, BC3602 将返回 Light Sleep 模式。

若要在 Direct 模式下进行 RX 操作, 主控 MCU 需先设置 OM[1:0] 位为 “01”, 接着设置 OM[2] 为 “1” 使 BC3602 开始接收数据。当芯片接收到匹配的同步码时, 会输出 RBCLK 时钟, 接收数据位, 即有效载荷部分, 然后再发送给主控 MCU。


在 Direct 模式下, 对传输的数据长度无限制。



Direct 模式状态方框图



Direct 模式 TX 时序图



Direct 模式 RX 时序图

校准

此芯片有三种校准功能，即 VCO，RC 和 LIRC 校准，帮助用户自动选择合适的设置来实现 PVT (制程 - 电压 - 温度) 变化补偿。ACAL_EN 控制位可同时使能 VCO 和 RC 校准功能，当此位置高后两种校准功能将自动执行。当两个校准功能都完成后，ACAL_EN 位由硬件自动清零。主控 MCU 可检查 ACAL_EN 位状态或者通过校准完成中断标志位 CALCMPF 位确认校准状态。LIRC 校准功能有自己独立的使能位，LIRCCAL_EN，允许单独执行 LIRC 校准功能。

LIRC 校准

BC3602 内置一个低频 RC 晶振，在 Idle 模式下可为唤醒定时器提供时钟源。校准后，该低频 RC 晶振可对 PVT 变化提供 $\pm 2\%$ 补偿。校准过程通过 LIRC 频率曲线设置使其频率接近 32768Hz。接着，另外再进行一个 LIRC 校正步骤以微调唤醒定时器使其精度误差小于 $\pm 1\%$ 。

在进行 LIRC 校准之前，主控 MCU 需先设置 LIRC_OW 为“0”，LIRC_EN 为“1”。在 Light Sleep 模式下，当 LIRCCAL_EN 位被主控 MCU 置高时，BC3602 将执行 LIRC 校准。当 LIRC 校准完成后，LIRCCAL_EN 位由硬件清零。LIRC 校准过程需要花大概 4ms 时间。

AGC & RSSI

为了加强接收动态范围，并确保信号的信噪比不低于解调器最小信噪比要求，该芯片还内置一个 AGC (自动增益控制) 功能模块。在 ADC 保持在设定点和 -26dBFS 之间之前，AGC 会先微调接收器增益以确保得到有效的信号电平。设定点范围是 -6dBFS 到 -12dBFS，由 SAT_SEL[1:0] 设置调整。FS 表示 A/D 转换器满额。

BC3602 还内建一个接收器信号强度指示器 (RSSI) 测量功能模块。RSSI 计算引擎用于计算经过 ADC 转换后的接收信号强度。结合计算出来的 ADC 信号强度值以及接收器链路总增益得出 RSSI 值。RSSI 有效读取值范围是 -110dBm 到 -10dBm。RSSI 测量误差通常低于 ±6dBm。读取值的单位是 -dBm。一共有两组 RSSI 读取值，一组是 RSSI_SYNC_OK[7:0]，此值为检测到有


效同步码正常后的 RSSI 测量值快照。另一组是 RSSI_NEGDB[7:0]，为实时的 RSSI 计算结果。在接收模式下，主控 MCU 可访问 RSSI_NEGDB 字段。当接收完成时，主控 MCU 可检查 RSSI_SYNC_OK[7:0] 以获取接收信号强度。

数据包处理器

在 TX 模式下，数据包处理器将要发送的数据从 FIFO 中移出并按照数据包格式执行通道编码，然后将数据包发送给调制器。在 RX 模式下，数据包处理器对来自解调器的数据进行通道解码，并将有效载荷存入 FIFO。

数据包处理器负责执行多个任务，如插入前导码和同步码、正向纠错、CRC 计算 / 校验、数据白化 / 去白以及曼彻斯特编码 / 解码。

数据包格式



- 注：1. 前导码格式依据同步码最高位进行反转
 若 MSB=0，前导码格式 = 0101...01
 若 MSB=1，前导码格式 = 1010...10
 2. 连接码格式依据同步码最低位进行反转
 若 LSB=0，连接码 = 1010
 若 LSB=1，连接码 = 0101
 3. Trailer 域包含 4 位，可由用户自选，通过 TRAILER_EN 位控制。

- **前导码 (Preamble)**
数据包开头是一个 1~256 字节的前导码，TX 模式下此长度由 TXPMLEN[7:0] 决定。在 RX 模式下，前导码检测长度为 1、2 或 4 个字节，通过 RXPMLEN[1:0] 选择。
- **同步码 (SYNCWORD)**
同步码长度由 SYNCLEN[1:0] 设置，TX 模式下可为 4、6 或 8 个字节。在 RX 模式下，同步码检测长度也是 4、6 或 8 个字节。当 RX 端接收到匹配的同步码数据包时，数据域部分将被存入 FIFO。
- **连接码 (Trailer)**
连接码字段固定是 4 位，是介于同步码及后续有效载荷间的连接字段。
- **头码 (Header)**
是否需要头码，即有效载荷头码，可由用户自选，通过 PLH_EN 位使能。有效载荷头码长度是 1 或 2 个字节，由 PLHLEN 位决定。当 PLHLEN 位为 0 时，数据包中的头码仅包含 PID[1:0] 和 PLHA[5:0] (地址 0) 字段。此时 PID[1:0] 位于头码字段的 7~6 位。若 PLHAC_EN 位为 0，PLHA[5:0] 可用作软件标志位，实际功能可由用户自定义。若 PLHAC_EN 位为 1，芯片将对自身 PLHA[5:0] 和接收到的 PLHA[5:0] 字段值。若匹配，则接收到的数据会移入 RX FIFO，否则紧接着的数据会被丢弃。PLHA[5:0] 字段的目的是用于支持播送功能，当 PLHA[5:0] 等于 0 时，允许 BC3602 不执行地址过滤机制。
当 PLHLEN 位设为 1 时，地址域的长度扩展到 14 位，由地址 0 (PLHA[5:0]) 和地址 1 (PLHEA[7:0]) 构成。
- **有效载荷长度 (PLEN)**
PLEN 域可由用户自选，一旦通过 PLEN_EN 位使能后，PLEN 域固定为 1 个字节。当 PLEN_EN 位置 1 时，数据域的长度是可变的，由每个 TX/RX 数据包中的 PLEN 域决定。
- **数据 (DATA)**
TX 模式下的 TX 数据长度取决于 TXDLEN[7:0]。在 Extend FIFO 模式下，最大长度可为 255 个字节。在 Infinite FIFO 模式下，长度无限制可超过 255 字节。若 PLEN_EN 位等于 1，TX 数

据包的 PLEN 域使能，此时 PLEN 值等于 TXDLEN[7:0]。在 RX 模式下，若 PLEN_EN 等于 0，RX 数据长度由 RXDLEN[7:0] 决定；若 PLEN_EN 等于 1，RX 数据长度由 PLEN 域决定。

- **循环冗余码校验 (CRC)**
CRC 域可由用户自选，通过 CRC_EN 位使能。建议始终设置 CRC_EN 位为 1 以检查数据的正确性。共有两种 CRC 格式，通过 CRCFMT 位选择。

CRCFMT=0:

$$CCITT-16-CRC G(X)=X^{16}+X^{12}+X^5+1$$

CRCFMT=1:

$$IBC-16-CRC G(X)=X^{16}+X^{15}+X^2+1$$

注：CRC 初始值为 FFFF。


- **正向纠错 (FEC)**
该数据编码 / 解码功能由 FEC_EN 位使能。使用 (7, 4) 汉明码对每 4 位数据进行大于等于 1 位的错误检测。正向纠错之后，每笔数据的数据长度为 (4+3)×2=14 位。

• **汉明码功能表格**

位	7	6	5	4	3	2	1
传送位	D3	D2	D1	P2	D0	P1	P0
P0	Y	N	Y	N	Y	N	Y
P1	Y	Y	N	N	Y	Y	N
P2	Y	Y	Y	Y	N	N	N

- **数据白化 (Data Whitening)**
数据白化 / 去白功能通过 WHT_EN 位使能。使用 PN7 码与发送的数据进行异或运算。数据白化种子值由 WHTSD[6:0] 设置。

- **曼彻斯特码 (Manchester Code)**
曼彻斯特编码 / 解码功能由 MCH_EN 位使能。每一个位在经过曼彻斯特编码后变成两位，解码后再恢复至一位。



曼彻斯特码举例

FIFO 工作模式

Burst 模式下，RF 发送器要发送的数据来自 FIFO 且由主控 MCU 预先写好。共有四个 FIFO 模式可支持各种应用。这些模式为 Simple FIFO 模式、Block FIFO 模式、Extend FIFO 模式和 Infinite FIFO 模式。

FIFO 复位


在 Burst 模式下使用 FIFO 之前，需先发送 TX FIFO 地址指针复位命令以及 RX FIFO 地址指针复位命令，以复位 FIFO 指针和缓冲器。在这之后，FIFO 将复位至初始状态。

Simple FIFO 模式

此 FIFO 模式用于 TX/RX 数据长度小于等于 64 字节的一般应用。注意，数据长度不可超过 64 个字节。要使用 Simple FIFO 模式，主控 MCU 需通过 SPI 写 FIFO 命令将要发送的数据写入 FIFO。发送的顺序为先写的字节先发送，每个字节里的最高位先发送。用户需预先确定好所有发送数据包格式，包括前导码、同步码以及数据包编码如正向纠错、CRC 和数据白化。当 FIFO 数据填写完成后，将 TXFFSA[5:0] 字段清零，并将 TXDLEN[7:0]/RXDLEN[7:0] 字段设置为所需的发送 / 接收长度，单位为字节。接着发送 TX 命令开始数据传输。当前发送完成后，数据会被保存在 FIFO 中并等待下一次传输。

编程步骤：

1. 通过 SPI 复位 TX FIFO 命令复位 TX FIFO。
2. 通过 SPI 复位 RX FIFO 命令复位 RX FIFO。
3. TXFFSA[5:0] 必须清零。
4. 通过 SPI 写 FIFO 命令填写 TX FIFO。
5. 设置 TXDLEN[7:0]/RXDLEN[7:0] 控制 TX/RX 长度，单位为字节。
6. 发送 TX 命令给发送器，发送 RX 命令给接收器。
7. 通过 TX/RX 完成 IRQ 告知 TX/RX 完成状态。
8. 重新发送含相同数据的 TX 数据包会自动将 TXFF_RPTR 清零。




Block FIFO 模式

Block FIFO 模式可支持多键代码应用。用户需先将所有按键代码写入 FIFO。当有按键被按下时，主控 MCU 会侦测对应哪个按键，将 TXFFSA[5:0] 设置为对应按键码的起始地址，并设置 TXDLEN[7:0] 指示按键码长度，接着发送 TX 命令开始传输。此模式最大 FIFO 长度限制为 64 个字节。

编程步骤：

1. TX：通过 SPI 写 FIFO 命令将按键 0~n 的代码写入 TX FIFO。
2. TX：设置 TXDLEN[7:0] 表示按键代码长度。
3. TX：当有按键按下时，主控 MCU 会将 TXFFSA[5:0] 设置为对应按键代码的起始地址。
4. RX：将 RXDLEN[7:0] 设置为按键代码长度，然后借由 SPI 命令进入 RX 模式。
5. TX：发送 TX 命令给发送器。
6. RX：发送 RX 命令给接收器。
7. 通过 TX/RX 完成 IRQ 告知 TX/RX 完成状态。



Extend FIFO 模式


Extend FIFO 模式适用于传输有效载荷数据长度较长的数据包。最大长度为 255 个字节。由于 FIFO 的物理长度为 64 字节，想要扩展每个数据包的可用发送长度，主控 MCU 和 FIFO 控制器之间需要一个握手机制。

设置 FFMG[1:0] 决定 FIFO 数据长度边界，然后设置 FFMG_EN 位使能边界检测功能，当 TX FIFO 数据长度小于所选边界时通知 MCU。MCU 收到此提醒时应尽快往 TX FIFO 写数据以避免 TX FIFO 下溢迫使传输中断。

编程步骤：

1. 设置 FFMG_EN 使能 FIFO 低阈值检测功能，设置 FFMG[1:0] 选择边界值长度为 4、8、16 或 32 字节。
2. 设置 FIFOLTIE 位为 1 使能 FIFO 低阈值 IRQ。

3. 设置 GIONs 字段 (n=1~4) 为 “101”，则 IRQ 可从 GIO1~GIO4 输出。
4. TX: 若检测到 FIFO 低阈值 IRQ 信号，MCU 会往 TX FIFO 写数据，写入长度小于等于 (64-FFMG[1:0]) 字节。接着 MCU 将 FIFO 低阈值 IRQ 标志位 FIFOLTIF 清零。MCU 重复这一步骤直到所有 TX 数据都完全写入 TX FIFO。
5. RX: 若检测到 FIFO 低阈值 IRQ 信号，MCU 会从 RX FIFO 读取数据，读取长度等于 FFMG[1:0] 字节。接着 MCU 将 FIFO 低阈值 IRQ 标志位 FIFOLTIF 清零。MCU 重复这一步骤直到接收到 RX 完成 IRQ，并从 RX FIFO 读取剩余数据。




Infinite FIFO 模式

编程步骤:


1. 设置 FFINF_EN 为 1 使能 Infinite FIFO 模式。
2. 此模式下的握手机制以及 IRQ 功能都与 Extend FIFO 模式下的一样。
3. TX: 当接收到 FIFO 低阈值 IRQ 时，MCU 继续往 TX FIFO 写入 TX 数据，写入长度小于等于 (64-FFMG[1:0]) 字节。接着 MCU 将 FIFO 低阈值 IRQ 标志位 FIFOLTIF 清零。MCU 重复这一步骤直到它想结束 Infinite FIFO 模式。若要想结束此模式，当收到 IRQ 并往 TX FIFO 写入数据后，若剩余待发送数据的长度小于 192 字节并大于 64 字节，MCU 应将 FFINF_EN 位清零并将 TXDLEN[7:0] 设置为剩余发送数据的长度。针对每一次传输，此结束配置只需设置一次。当所有目标数据都完全发送完后，数据包发送终止。
4. RX: 当接收到 FIFO 低阈值 IRQ 时，MCU 从 RX FIFO 读取数据，读取长度等于 FFMG[1:0] 字节。接着 MCU 将 FIFO 低阈值 IRQ 标志位 FIFOLTIF 清零。MCU 重复这一步骤直到它想结束 Infinite FIFO 模式。若要想结束此模式，当收到 IRQ 并从 RX FIFO 读取数据后，若剩余待接收数据的长度小于 192 字节并大于 64 字节，MCU 应将 FFINF_EN 位清零并将 RXDLEN[7:0] 设置为剩余接收数据的长度。针对每一次传输，此结束配置只需设置一次。当所有目标数据都完全接收完后，数据包接收终止。

接收数据包判断

在正常 RX 工作模式下，数据包接收遵循以下判断标准。




BC3602 针对连续 RX 模式以及自动应答模式采用额外的接收器数据包判断机制。这些特殊链接层函数存在的目的是为了在处理 TRX 数据包事务时减少 MCU 负载。



连续 RX 模式


BC3602 还支持特殊的连续 RX 工作模式。MCU 可设置 RXCON_EN 位为 1 来使能此模式并发送 RX 命令给芯片以启动此模式。若接收到一个有效的 RX 数据包，芯片将会向 MCU 发出 RX 完成中断请求。经过 DLY_TXS[2:0] 定义的一段时间后，芯片重复 RX 操作继续侦听后续传入的数据包。若接收到的是无效数据包，芯片只会重复 RX 操作但不会向 MCU 发出 RX 完成中断请求。MCU 发送 Light Sleep 命令给芯片可停止连续 RX 模式。在连续 RX 模式下，只可使用 Simple FIFO 模式。在 MCU 从 RX FIFO 读取数据之前，为了防止接收的数据包数据长度域后续传入数据包而损坏，用户需将 RXPL2F_EN 和 PLEN_EN 都设置为 1 从而将 PLEN 信息保存到 RX FIFO 中。由于 PLEN 域的存在，最大数据包数据长度变为 63 个字节。若 MCU 从 RX FIFO 读取数据之前有新传入的数据，则发生 FIFO 溢出错误，此时 BC3602 会将 RXERRIF 位置高并向 MCU 发出 RX 错误中断请求。此时，MCU 应该退出连续 RX 模式并将 RX FIFO 指针复位。




ARK 模式：自动重发和自动应答

BC3602 支持自动重发和自动应答机制，通过设置 ARK_EN 为 1 来使能。此机制支持简单的双向通信，但只可工作在 Simple FIFO 模式下。

设置 ARK_EN 为 1 使芯片进入自动重发和自动应答模式。当接收到来自 MCU 的 TX 命令时会触发自动重发功能，当收到 RX 命令时会触发自动应答功能。自动重发模式下主机发送给从机的数据包格式如下图所示。




处于自动应答模式下的从机，使用下图所示的数据包格式发送应答数据包给主机。注意，此应答数据包不包含有效载荷数据域。




若在 ARK 模式下要使用地址域，则自动重发端 (主机) 设置的地址要与自动应答端 (从机) 的相同。

设置好 ARKNM[3:0]、ARK_EN 和 ARKRXAP[7:0] 之后，MCU 发出 TX 命令以开始自动重发进程。BC3602 开始发送 TX FIFO 中的数据并在 TX 操作完成后进入 RX 模式。RX 周期为 250μs 的倍数，此倍数等于 (ARKRXAP[7:0]+1)。若 BC3602 在 RX 周期内收到来自从机的 CRC 校验正确的有效应答包，芯片将返回 Light Sleep 模式并向 MCU 发送 TX 完成中断请求。否则，BC3602 会判断是否达到 ARKNM[3:0] 定义的自动重发次数。若未达到，芯片将进入 TX 模式继续发送相同的 TX 数据，此时自动重发次数加一。



自动重发：达到 ARKNM 限制次数前接收到 ACK 数据包




自动重发：达到 ARKNM 限制次数前未接收到有效数据包

从机自动应答方面，MCU 通过发送 RX 命令开启自动应答进程，通过发送 Light Sleep 命令停止自动应答进程。在自动应答模式下，从机端会启用 PID/CRC 过滤功能以检查接收到的数据包。若新传入的数据包的 PID/CRC 与上一个数据包的 PID/CRC 相同，则新接收到的数据包将被视为重复的数据包。

在自动应答过程中，若接收到 PID/CRC 值不同且 CRC/地址检测正确的有效数据包，芯片会向 MCU 发出 RX 完成中断请求，并自动发送应答包给主机。若芯片接收到相同 PID/CRC 且 CRC/地址检测正确的数据包，会将其视为重复的数据包。接着，芯片不会向 MCU 发送 RX 完成中断请求但仍会自动发送应答包给主机。若芯片接收到的数据包 CRC/地址检测错误，不发送中断请求并且重新执行 RX 操作继续侦听后续数据包。

当前 RX 完成到重新下一次 RX 操作之间的时间间隔由 ARKRXAP[7:0] 决定。在一般应用里，MCU 接收到 RX 完成中断请求后需在此时间内从接收器 FIFO 读取数据。另外，在接收到 RX 完成中断请求后，MCU 若想退出 ARK 模式需等待同样一段时间。



ATR 模式：自动发送 / 接收


BC3602 支持特殊的 ATR 工作模式，可减少外部主机负载。此芯片含两种 ATR 功能，一种是 WOR，另一种是 WOT。这两种功能都只能工作在 Simple FIFO 模式下。这两种工作模式需要搭配使用一个以低频运行的 Idle 模式定时器。其低频时钟来自内部 LIRC 或外部 ROSCi 时钟，由 ATR1 寄存器中的 ATRCLKS 位选择。ATRCT 定时器有两种工作模式，通过 ATRCTM 位选择。若 ATRCTM 位清零则选择单次模式，此模式下当芯片进入 Idle 状态，每当发生 ATR 事务时 ATRCT 定时器重新启动，每当接收到 Light Sleep 命令时，ATRCT 定时器停止并退出 ATR 模式。若 ATRCTM 位置高则选择连续模式，此模式下一旦接收到 Idle 命令 ATRCT 定时器开始工作，并持续工作直到 ATR_EN 位或 ATRCTM 位清零。

进入 ATR 模式后，只有 Idle 命令、Light Sleep 命令、设置寄存器存储区命令和控制寄存器读 / 写命令可被 BC3602 识别。

WOT (从 TX 唤醒) 功能

当设置 ATR_EN 位为 1、ATRM[1:0] 为“00”使能 WOT 功能后，芯片将周期性地从 Idle 模式唤醒并在不与主控 MCU 互动的情况下发送 TX FIFO 中的数据。当接收到来自 MCU 的 Idle 命令时芯片开始 WOT 进程，当接收到来自 MCU 的 Light Sleep 命令时，芯片停止 WOT 进程。ATRCYC[15:0] 位用于设置 WOT 功能的唤醒周期。若达到定时器定时时间，唤醒定时器会触发芯片离开 Idle 状态并进入激活状态去发送数据，同时 ATRCYC[15:0] 的值会被载入定时器的计数器。完成 TX 操作后，芯片返回 Idle 模式并保持此状态直到下一次达到唤醒定时器定时时间。在激活状态下，芯片默认只执行一次唤醒传输。用户可结合 ARK 功能扩展唤醒传输机制。重复发送的次数由 ARK7 寄存器的 ARKNM[3:0] 位决定。在重复发送数据包的间隔内会插入一个 RX 时隙，此时隙由 ARK8 寄存器的

ARKRXAP[7:0] 位决定。若芯片在此时隙期间收到 ACK 信号，会向主控 MCU 发出 TX 完成中断请求。




WOR (从 RX 唤醒) 功能


当设置 ATR_EN 位为 1、ATRM[1:0] 为“01”使能 WOR 功能后，芯片将周期性地从 Idle 模式唤醒并在不与主控 MCU 互动的情况下侦听传入的数据。当接收到来自 MCU 的 Idle 命令时芯片开始 WOR 进程，当接收到来自 MCU 的 Light Sleep 命令时，芯片停止 WOR 进程。ATRCYC[15:0] 位用于设置 WOR 功能的唤醒周期。若达到定时器定时时间，唤醒定时器会触发芯片离开 Idle 状态并进入激活状态去侦听传入的数据，同时 ATRCYC[15:0] 的值会被载入定时器的计数器。接收有效周期由 ATRRXAP[7:0] 位决定，是 250μs 的倍数，最少为 250μs。若在 RX 有效周期内未接收到数据包，芯片将返回 Idle 模式并等待下一轮 WOR 进程。

若检测到前导码，则有效周期将自动延长。延长时间由 ATRRXEP[15:0] 定义。延长时间是 250μs 的倍数，最少为 250μs。一旦接收到同步码，接收周期将会自动延长直到整个数据包被完全接收。当 RX 接收完成且 CRC 校验正确时，BC3602 会发送 RX 完成中断请求告知 MCU 并停留在 Light Sleep 模式。MCU 可从 RX FIFO 读取传入的数据并发出 Idle 命令从而开始新一轮 WOR 进程。若想退出 WOR 模式，MCU 还需发送 Light Sleep 命令给 BC3602。


Note: 1. VCO Calibration time: ~152μs@433MHz / ~96μs@868MHz
 2. Both new RX and TX need to first go through "Light Sleep→VCO Cal.→Standby"



WOR – 未接收到传入数据




WOR – 接收到传入数据



接收到传入数据后停止 WOR

在 WOR 有效周期内，芯片默认只执行一次 RX 操作。用户可结合 ARK 功能扩展唤醒接收机制。在 WOR+ARK 模式下，在重复接收数据包的间隔内会插入一个 TX 时隙作为应答。TX 持续时间取决于发送数据速率。芯片保持 RX 模式的最大时间由 ATRRXAP 和 ATRRXEP 共同决定。若在达到定时器定时时间之前接收到 CRC 校验正确且包含不同 PID/CRC 值的有效数据包，芯片会发送一个 RX 完成中断请求给 MCU 并自动进入 TX 模式。若接收到 CRC 校验正确但 PID/CRC 值相同的重复数据包，芯片只会自动进入 TX 模式，不会向 MCU 发送中断请求。当 TX 操作完成后，芯片将再次返回 RX 模式并侦听传入的数据包直到无数据包传入为止。





WOR+ARK 进程

WTM (唤醒定时模式)

BC3602 可被设置作为一个可编程定时器从 GIO 口输出周期性波形。用户可使用此信号唤醒 CPU。设置 ATR_EN 为 1 和 ATRM=10/11 以使能 WTM 模式。当接收到来自 MCU 的 Idle 命令时芯片开始 WTM 进程，当接收到来自 MCU 的 Light Sleep 命令时，芯片停止 WTM 进程。在整个 WTM 进程内芯片都处于 Idle 模式。

ATR+ARK: WOT + 自动重发 & WOR + 自动应答






缩写

ADC	Analog to Digital Converter 模拟到数字转换器
AFC	Automatic Frequency Compensation 自动频率补偿
AGC	Automatic Gain Control 自动增益控制
ARK	Auto-Ack and Auto-Resend 自动重发和自动应答
ATR	Automatic-Transmit-Receive 自动发送 / 接收
BER	Bit Error Rate 误码率
BPF	Band Pass Filter 带通滤波器
CD	Carrier Detect 载波检测
CFO	Carrier Frequency Offset 载波频率偏移
CP	Charge Pump 电荷泵
CRC	Cyclic Redundancy Check 循环冗余校验
DCOC	DC Offset Correct 直流偏置修正
DSM	Delta Sigma Modulator Delta Sigma 调制器
FEC	Forward Error Correction 正向纠错
FIFO	First In First Out 先进先出
GFSK	Gaussian Frequency Shift Keying 高斯频移键控
HPF	High-Pass Filter 高通滤波器
ID	Identifier 标识符
IF	Intermedia Frequency 中频
IIR	Infinite Impulse Response 无限冲激响应
IRQ	Interrupt Request 中断请求
ISM	Industrial, Scientific and Medical 工业、科技和医疗
LNA	Low-Noise Amplifier 低噪声放大器
LO	local Oscillator 本机振荡器
LPF	Low-Pass Filter 低通滤波器
MCU	Mico Controller Unit 微控制器
MMD	Multi-Mode Divider 多模除法器
OW	Overwrite 覆写
PA	Power Amplifier 功率放大器
PD	Power Down 掉电
PFD	Phase Frequency Detector (for PLL) 锁相环相位频率检测器
PLL	Phase Lock Loop 锁相环
POR	Power On Reset 上电复位

PVT	Process-Voltage-Temperature 进程 - 电压 - 温度
RBCLK	RX Bit Clock 接收器位时钟
RSSI	Received Signal Strength Indicator 接收信号强度指示器
RX	Receiver 接收器
SNR	Signal Noise Ratio 信噪比
SPI	Serial Port Interface 串行接口
SX	Synthesizer 合成器
SYCK	System Clock for digital circuit 系统时钟用于数字电路
SYNC/SYNCWORD	Synchronization Word 同步码
TBCLK	TX Bit Clock 发送器位时钟
TRX	TX/RX 发送器 / 接收器
TX	Transmitter 发送器
VCO	Voltage Controlled Oscillator 压控振荡器
WOR	Wake-on-RX 从 RX 唤醒
WOT	Wake-on-TX 从 TX 唤醒
WTM	Wake-up Timer Mode 唤醒定时器模式
XCLK	Crystal Clock 晶振时钟
XO/XOSC	Crystal Oscillator 晶体振荡器
XTAL	Crystal 晶体

应用电路




封装信息

请注意，这里提供的封装信息仅作为参考。由于这个信息经常更新，提醒用户咨询 [Holtek 网站](#) 以获取最新版本的 [封装信息](#)。

封装信息的相关内容如下所示，点击可链接至 Holtek 网站相关信息页面。

- 封装信息 (包括外形尺寸、包装带和卷轴规格)
- 封装材料信息
- 纸箱信息

SAW Type 24-pin QFN (3mm×3mm×0.55mm) 外形尺寸



符号	尺寸 (单位: inch)		
	最小值	典型值	最大值
A	0.020	0.022	0.024
A1	0.000	0.001	0.002
A3	—	0.006 BSC	—
b	0.006	0.008	0.010
b1	0.014	0.016	0.018
D	—	0.118 BSC	—
E	—	0.118 BSC	—
e	—	0.016 BSC	—
e1	—	0.020 BSC	—
D2	0.073	0.075	0.077
E2	0.073	0.075	0.077
L	0.006	0.010	0.014
L1	0.008	0.010	0.012
K	0.008	—	—

符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	0.50	0.55	0.60
A1	0.00	0.02	0.05
A3	—	0.150 BSC	—
b	0.15	0.20	0.25
b1	0.35	0.40	0.45
D	—	3.00 BSC	—
E	—	3.00 BSC	—
e	—	0.40 BSC	—
e1	—	0.50 BSC	—
D2	1.85	1.90	1.95
E2	1.85	1.90	1.95
L	0.15	0.25	0.35
L1	0.20	0.25	0.30
K	0.20	—	—

Copyright® 2022 by HOLTEK SEMICONDUCTOR INC. All Rights Reserved.

本文件出版时 HOLTEK 已针对所载信息为合理注意，但不保证信息准确无误。文中提到的信息仅是提供作为参考，且可能被更新取代。HOLTEK 不担保任何明示、默示或法定的，包括但不限于适合商品化、令人满意的质量、规格、特性、功能与特定用途、不侵害第三方权利等保证责任。HOLTEK 就文中提到的信息及该信息之应用，不承担任何法律责任。此外，HOLTEK 并不推荐将 HOLTEK 的产品使用在会由于故障或其他原因而可能会对人身安全造成危害的地方。HOLTEK 特此声明，不授权将产品使用于救生、维生或安全关键零部件。在救生 / 维生或安全应用中使用 HOLTEK 产品的风险完全由买方承担，如因该等使用导致 HOLTEK 遭受损害、索赔、诉讼或产生费用，买方同意出面进行辩护、赔偿并使 HOLTEK 免受损害。HOLTEK (及其授权方，如适用) 拥有本文件所提供信息 (包括但不限于内容、数据、示例、材料、图形、商标) 的知识产权，且该信息受著作权法和其他知识产权法的保护。HOLTEK 在此并未明示或暗示授予任何知识产权。HOLTEK 拥有不事先通知而修改本文件所载信息的权利。如欲取得最新的信息，请与我们联系。